搜索歷史

清空
搜索熱詞
      0
      • 聊天消息
      • 系統(tǒng)消息
      • 評(píng)論與回復(fù)
      VIP于 到期 續(xù)費(fèi)
      登錄后你可以
      • 下載海量資料
      • 學(xué)習(xí)在線(xiàn)課程
      • 觀看技術(shù)視頻
      • 寫(xiě)文章/發(fā)帖/加入社區(qū)
      會(huì)員中心
      創(chuàng)作中心
      發(fā)布
      創(chuàng)作活動(dòng)

      完善資料讓更多小伙伴認(rèn)識(shí)你，還能領(lǐng)取20積分哦，立即完善>

      3天內(nèi)不再提示

      System Generator設(shè)計(jì)工具的基本介紹

      Xilinx視頻 ? 作者：郭婷 ? 2018-11-22 06:12 ? 次閱讀

      System Generator是Xilinx公司進(jìn)行數(shù)字信號(hào)處理開(kāi)發(fā)的一種設(shè)計(jì)工具，它通過(guò)將Xilinx開(kāi)發(fā)的一些模塊嵌入到Simulink的庫(kù)中，可以在Simulink中進(jìn)行定點(diǎn)仿真，可以設(shè)置定點(diǎn)信號(hào)的類(lèi)型，這樣就可以比較定點(diǎn)仿真與浮點(diǎn)仿真的區(qū)別。并且可以生成HDL文件，或者網(wǎng)表，可以在ISE中進(jìn)行調(diào)用?；蛘咧苯由杀忍亓?a href="http://ttokpm.com/soft/special/" target="_blank">下載文件。能夠加快DSP系統(tǒng)的開(kāi)發(fā)進(jìn)度。

      聲明：本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題，請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
      • 賽靈思
        +關(guān)注

        關(guān)注

        32

        文章

        1794

        瀏覽量

        131126
      • 仿真
        +關(guān)注

        關(guān)注

        50

        文章

        4023

        瀏覽量

        133338
      • HDL
        HDL
        +關(guān)注

        關(guān)注

        8

        文章

        327

        瀏覽量

        47307
      收藏 人收藏

        評(píng)論

        相關(guān)推薦

        system verilog語(yǔ)言簡(jiǎn)介

        ICer需要System Verilog語(yǔ)言得加成，這是ICer深度的表現(xiàn)。
        發(fā)表于 11-01 10:44 ?0次下載

        精準(zhǔn)選型，高效設(shè)計(jì) —— 賽盛LC濾波工具介紹

        ，分別用于允許或阻止特定頻段的信號(hào)通過(guò)。如何使用賽盛在線(xiàn)平臺(tái)的“設(shè)計(jì)工具”模塊？以上展示均源自賽盛技術(shù)最新發(fā)布的賽盛在線(xiàn)學(xué)習(xí)及工具應(yīng)用平臺(tái)“設(shè)計(jì)工具”模塊，此模塊
        的頭像 發(fā)表于 10-13 08:05 ?305次閱讀
        精準(zhǔn)選型，高效設(shè)計(jì) —— 賽盛LC濾波<b class='flag-5'>工具</b><b class='flag-5'>介紹</b>

        品英Pickering最新版本的微波開(kāi)關(guān)設(shè)計(jì)工具， 增強(qiáng)了仿真能力和原理圖設(shè)計(jì)功能

        Clacton-on-Sea，作為電子測(cè)試和驗(yàn)證領(lǐng)域模塊化信號(hào)開(kāi)關(guān)和仿真解決方案的主要供應(yīng)商，Pickering Interfaces今天宣布，微波開(kāi)關(guān)設(shè)計(jì)工具——免費(fèi)的在線(xiàn)設(shè)計(jì)工具，只需幾次點(diǎn)擊即可配置適合特定
        發(fā)表于 09-25 09:05 ?116次閱讀
        品英Pickering最新版本的微波開(kāi)關(guān)設(shè)<b class='flag-5'>計(jì)工具</b>， 增強(qiáng)了仿真能力和原理圖設(shè)計(jì)功能

        如何為電量計(jì)工具Multi-updater編輯PCFG文件

        電子發(fā)燒友網(wǎng)站提供《如何為電量計(jì)工具Multi-updater編輯PCFG文件.pdf》資料免費(fèi)下載
        發(fā)表于 09-03 11:28 ?0次下載
        如何為電量<b class='flag-5'>計(jì)工具</b>Multi-updater編輯PCFG文件

        Qorvo半導(dǎo)體設(shè)計(jì)工具套件 助你駕馭復(fù)雜工程挑戰(zhàn)

        ? ? Qorvo全面的設(shè)計(jì)工具套件可訪(fǎng)問(wèn)Design Hub獲取，徹底改變了射頻、微波和模擬設(shè)計(jì)，滿(mǎn)足了廣大工程設(shè)計(jì)人員的需求。本文介紹了MatchCalc、FET-Jet Calculator
        的頭像 發(fā)表于 06-04 11:15 ?1418次閱讀
        Qorvo半導(dǎo)體設(shè)<b class='flag-5'>計(jì)工具</b>套件 助你駕馭復(fù)雜工程挑戰(zhàn)

        AMD Vitis?設(shè)計(jì)工具中的Libraries新功能介紹

        AMD Vitis? 2023.2 設(shè)計(jì)工具是 Vitis 設(shè)計(jì)工具變化較大的一個(gè)版本，設(shè)計(jì)流程和界面都發(fā)生了變化。
        的頭像 發(fā)表于 05-29 09:50 ?497次閱讀
        AMD Vitis?設(shè)<b class='flag-5'>計(jì)工具</b>中的Libraries新功能<b class='flag-5'>介紹</b>

        原理圖設(shè)計(jì)工具Jupiter

        近年來(lái)，隨著我國(guó)集成電路產(chǎn)業(yè)的快速發(fā)展，國(guó)產(chǎn)EDA(電子設(shè)計(jì)自動(dòng)化)工具也取得了長(zhǎng)足進(jìn)步，在多個(gè)領(lǐng)域展現(xiàn)出不俗的實(shí)力。Jupiter這顆星星經(jīng)歷了三年的立項(xiàng)、設(shè)計(jì)、開(kāi)發(fā)、測(cè)試、迭代，終于實(shí)現(xiàn)了
        的頭像 發(fā)表于 04-12 10:16 ?769次閱讀
        原理圖設(shè)<b class='flag-5'>計(jì)工具</b>Jupiter

        fpga開(kāi)發(fā)一般用什么軟件

        此外，還有一些其他的輔助工具，如用于數(shù)字信號(hào)處理開(kāi)發(fā)的System Generator，以及用于HDL語(yǔ)言仿真的ModelSim等。這些工具可以配合上述的主要FPGA開(kāi)發(fā)軟件使用，提高
        的頭像 發(fā)表于 03-27 14:54 ?3540次閱讀

        PCBA為什么要設(shè)計(jì)工藝邊？設(shè)計(jì)工藝邊有什么好處嗎？

        PCBA設(shè)計(jì)師們?cè)谠O(shè)計(jì)線(xiàn)路板的時(shí)候，往往會(huì)預(yù)留工藝邊。這么做得到原因大家知道是為什么嗎？設(shè)計(jì)工藝邊有什么好處嗎？今天給大家講解一下PCBA為什么要設(shè)計(jì)工藝邊？
        的頭像 發(fā)表于 03-22 11:45 ?1255次閱讀

        解析PREEvision汽車(chē)電子和電氣系統(tǒng)設(shè)計(jì)工具

        PREEvision是一款全面的汽車(chē)電子和電氣系統(tǒng)設(shè)計(jì)工具，支持從概念設(shè)計(jì)到具體實(shí)現(xiàn)的整個(gè)過(guò)程。
        的頭像 發(fā)表于 01-09 12:20 ?2256次閱讀
        解析PREEvision汽車(chē)電子和電氣系統(tǒng)設(shè)<b class='flag-5'>計(jì)工具</b>

        首批！中軟國(guó)際四款審計(jì)產(chǎn)品入選“高質(zhì)量智能審計(jì)工具目錄”

        ? ? 在中國(guó)信通院組織的智能審計(jì)工具能力驗(yàn)證權(quán)威評(píng)估中， 中軟國(guó)際智審工具、審計(jì)智搜、協(xié)同文書(shū)編輯工具、非結(jié)構(gòu)化數(shù)據(jù)分析工具等四款審計(jì)產(chǎn)品順利通過(guò)檢驗(yàn) ， 以突出的技術(shù)能力成功入選
        的頭像 發(fā)表于 12-16 16:10 ?1015次閱讀

        豪威集團(tuán) 天津 招聘模擬電路設(shè)計(jì)工程師

        相關(guān)專(zhuān)業(yè)，碩士及以上學(xué)歷； 具備扎實(shí)的器件與電路基礎(chǔ)，熟悉半導(dǎo)體器件的物理特性、寄生和版圖要求等； 熟練運(yùn)用Cadence模擬電路設(shè)計(jì)工具，如Virtuoso、Spectre等； 熟悉BGR、LDO
        發(fā)表于 11-30 17:09

        Xilinx FPGA IP之Block Memory Generator功能概述

        Xilinx Block Memory Generator(BMG)是一個(gè)先進(jìn)的內(nèi)存構(gòu)造器，它使用Xilinx fpga中的嵌入式塊RAM資源生成面積和 性能優(yōu)化的內(nèi)存。
        的頭像 發(fā)表于 11-14 17:49 ?2452次閱讀
        Xilinx FPGA IP之Block Memory <b class='flag-5'>Generator</b>功能概述

        想為T(mén)IA運(yùn)放輸出設(shè)計(jì)一個(gè)濾波器，在使用ADI的模擬濾波器設(shè)計(jì)工具時(shí)，各參數(shù)怎么設(shè)置比較好？

        您好，我想為T(mén)IA運(yùn)放輸出設(shè)計(jì)一個(gè)濾波器，請(qǐng)問(wèn)在使用ADI的模擬濾波器設(shè)計(jì)工具時(shí)，各參數(shù)怎么設(shè)置比較好？ 1、濾波器類(lèi)型：是選帶通好還是低通好？ 2、-3db時(shí)的頻率設(shè)置多少為宜？ 3、模擬濾波器
        發(fā)表于 11-13 12:42

        LT1997-2的輸入范圍datasheet與設(shè)計(jì)工具為什么不一致？

        數(shù)據(jù)手冊(cè)上給出的輸入范圍： 假設(shè)電源為+-15V，VREF接0電位，對(duì)LT1997-2設(shè)定增益為0.2時(shí)，根據(jù)這兩個(gè)公式計(jì)算VEXT應(yīng)該是（-90V~+79.5V). 而設(shè)計(jì)工具給出的范圍是(-15V~65V)： 我不知道哪里錯(cuò)了，有誰(shuí)可以幫忙指出嗎？
        發(fā)表于 11-13 08:12