自動(dòng)駕駛芯片之爭:ARM Cortex-A76AE對(duì)決MIPS I6500-F

六、ARM Cortex-A76AE對(duì)決MIPS I6500-F

ARM在2018年9月推出了特別為自動(dòng)駕駛汽車設(shè)計(jì)的A76AE內(nèi)核。

A76AE采用7納米16核設(shè)計(jì)，據(jù)說最高可達(dá)64核，超過25萬DMIPS，幾乎是英偉達(dá)Xavier 13.7萬的兩倍。不過16核設(shè)計(jì)，良率恐怕不高，成本要有所上升。GPU方面使用Mali G76，Arm為Mali G76添加了新的專用8位點(diǎn)積指令，使其機(jī)器學(xué)習(xí)推理性能相對(duì)G72提高了2.7倍。Arm將Mali G76從有序回寫機(jī)制轉(zhuǎn)變?yōu)闊o序回寫機(jī)制，允許通過繞過那些回寫延遲來更靈活地回寫多邊形。華為的麒麟980就使用Mali G76。

同時(shí)A76AE目標(biāo)是ISO26262中ASIL最高的D級(jí)，英偉達(dá)的Xavier最多則是C級(jí)。

A76AE采用Split-Lock模式為硬件增加冗余。A76AE有兩種運(yùn)行模式，Split模式和Lockstep模式，Split模式下，所有核獨(dú)立運(yùn)行，取得超高性能。Lockstep模式下，一對(duì)核內(nèi)運(yùn)行相同的代碼，并檢測(cè)是否出現(xiàn)分歧，一旦出現(xiàn)分歧就認(rèn)為系統(tǒng)出現(xiàn)錯(cuò)誤，失效恢復(fù)機(jī)制啟動(dòng)，或者對(duì)乘客報(bào)告錯(cuò)誤，靠邊停車。A76AE對(duì)AutoWare, Deepscale, Linaro, Linux, QNX都會(huì)支持。也會(huì)對(duì)自適應(yīng)Autosar、TSN以太網(wǎng)全面支持。其他安全措施還有內(nèi)存保護(hù)，Single Error Correction, Double Error Detection (SECDED) ECC和分區(qū)保護(hù)。

此外A76AE自然少不了DynamIQ（DSU）。在華為麒麟980上，華為充分發(fā)揮了DynamIQ的靈活性優(yōu)勢(shì)，在一個(gè)大型CPU叢集里使用了2顆Cortex A76@2.6GHz + 2顆Cortex A76@1.92GHz + 4顆Cortex A55@1.8GHz的搭配，根據(jù)不同使用場(chǎng)景靈活呼叫，極大地提升麒麟980的能耗比。

毫無疑問，華為會(huì)第一個(gè)推出使用A76AE的自動(dòng)駕駛芯片，因?yàn)轺梓?80可看做簡化版自動(dòng)駕駛芯片。麒麟980或者說ARM的優(yōu)勢(shì)在于芯片的裸晶面積很小，性價(jià)比會(huì)很高。麒麟980的裸晶僅74.13平方毫米，而英偉達(dá)的Xavier是驚人的350平方毫米，即便改用16核設(shè)計(jì)，華為的裸晶也不會(huì)超過175平方毫米。加上上億的手機(jī)出貨量可以分?jǐn)偞蟛糠殖杀?，華為的自動(dòng)駕駛芯片性價(jià)比將會(huì)很高。

ARM的老對(duì)手則領(lǐng)先ARM一步設(shè)計(jì)除了Warrior I-Class I6500-F 處理器架構(gòu)，并用在Mobileye EyeQ5上。在2017年6月，MIPS 處理器架構(gòu)及 IP 核提供商 MIPS NetSpeed Systems, Inc. 進(jìn)行戰(zhàn)略合作，將行業(yè)唯一實(shí)現(xiàn)由ISO 26262 認(rèn)證的ASIL D Ready 緩存一致性互連IP NetSpeed Gemini植入Warrior I-Class I6500-F ，NetSpeed Gemini確保多個(gè) MIPS 處理器集群與片上系統(tǒng)的其余部分保持一致性（Coherency）。I6500-F中的CPU與視覺加速器間的完整緩存一致性(cache coherency)，使其成為異構(gòu)運(yùn)算的理想平臺(tái)，并為即時(shí)功能增加了線程間通信(inter-thread communication)的獨(dú)特功能。

上圖為Warrior I-Class I6500-F設(shè)計(jì)流程圖。I6500-F是專為符合ASIL B(D)等級(jí)的需求所設(shè)計(jì)，使得I6500-F可鎖定上到 ASIL D等級(jí)的嚴(yán)格要求的汽車應(yīng)用。此IP是以Safety Element out of Context (SEooC) 的安全生命周期來開發(fā)的，并與主要的合作伙伴緊密合作，再加上獨(dú)立的安全性評(píng)估機(jī)構(gòu)ResilTech S.r.l。I6500-F的設(shè)計(jì)安全生命周期與元件供應(yīng)商的安全性生命周期密切配合，是以ISO 26262的2011 1st 版標(biāo)準(zhǔn)為基礎(chǔ)，但已經(jīng)考慮了 Part 11中針對(duì)IP的最佳實(shí)踐，此部分將于ISO 26262 第二版中納入，并已公布于公開的DIS版本中。I6500-F可提供完整的安全工作產(chǎn)品內(nèi)容，包括ResilTech撰寫的獨(dú)立FMEDA安全分析報(bào)告等安全案例，以協(xié)助客戶符合ISO 26262安全遵循性。Imagination還將提供安全性咨詢支持服務(wù)，協(xié)助客戶進(jìn)行SoC層級(jí)的整合與安全性分析準(zhǔn)備，以達(dá)成ISO 26262遵循性的目標(biāo)。有I6500-F在，基本上EyeQ5至少也可以達(dá)ASIL A或B級(jí)。

I6500-F有幾大特色，首先是異構(gòu)。

內(nèi)部異構(gòu)，在單一集群中，設(shè)計(jì)人員能夠通過不同的線程組合、不同緩存容量、不同頻率甚至電壓來配置每個(gè)CPU，實(shí)現(xiàn)最優(yōu)化的功耗。外部異構(gòu)，通過ACE可以將諸如PowerVR系列GPU也加入芯片。

實(shí)時(shí)多線程，Simultaneous Multi-Threading (SMT)，每個(gè)CPU支持4個(gè)多線程。即使采用無序執(zhí)行，通常的工作負(fù)載使得CPU將大多數(shù)時(shí)間花在等待內(nèi)存系統(tǒng)的訪問上。 即每個(gè)線程作為單獨(dú)的處理器出現(xiàn)在軟件中。根據(jù)不同的應(yīng)用程序，添加第二個(gè)線程至CPU中時(shí)，通常10%的面積需要總體性能提升40%。MIPS I6500-F可以容納8個(gè)CPU，每個(gè)都有4個(gè)線程，這樣就不必在單個(gè)集群中運(yùn)行32個(gè)線程。

硬件虛擬化（VZ）：I6500具有MIPS I6400核率先支持的實(shí)時(shí)硬件虛擬化技術(shù)。通過將以前多個(gè)CPU核的應(yīng)用安全地整合在一個(gè)核中，設(shè)計(jì)人員能夠節(jié)省成本、降低多核的功耗，并能根據(jù)每個(gè)應(yīng)用有針對(duì)性地動(dòng)態(tài)配置CPU帶寬。SMT與VZ相結(jié)合： 結(jié)合SMT與VZ，可為要求實(shí)時(shí)響應(yīng)的應(yīng)用提供“零上下文切換”（zero context switching）的特性。該特性再加上提供緊耦合便簽式存儲(chǔ)器（scratchpad memory），使得I6500成為需要確定性代碼執(zhí)行的應(yīng)用的理想選擇。

不過 I6500-F的運(yùn)算性能參數(shù)未知，估計(jì)大約是介于ARM Cortex A72到A73之間的水準(zhǔn)。EyeQ5使用了8核I6500-F。

七、英偉達(dá)的Xavier

Xavier是目前性能最強(qiáng)的自動(dòng)駕駛單芯片，擁有90億個(gè)晶體管，350平方毫米的裸晶面積，臺(tái)積電12納米FFN工藝，其512核的Volta GPU在FP8精度下是20TOPS Tensor Core計(jì)算能力，F(xiàn)P16 CUDA下是2.6TOPS計(jì)算能力，F(xiàn)P32精度下是1.3TOPS計(jì)算能力，與上一代的Parker本質(zhì)上并無不同，只是增強(qiáng)了性能而已，最大差別是增加了針對(duì)雙目的硬核設(shè)計(jì) 。

上圖為PX2 Xavier內(nèi)部框架圖

上圖為Xavier裸晶透視圖，最上邊是接口電路，包括能夠能夠接入16個(gè)攝像頭的GMSL，支持5G V2X的10Gbps以太網(wǎng)接口?？値捀哌_(dá)109Gbps。然后是DLA加速器，即深度學(xué)習(xí)加速器，沒錯(cuò)，Xavier里面依然另置了一個(gè)DLA，可能是應(yīng)對(duì)LSTM、強(qiáng)化學(xué)習(xí)或RNN的加速器，所占硅片面積是21.75平方毫米。再下來是視頻處理，包括視頻的編解碼，高達(dá)每秒1.2G的編碼和每秒1.8G的解碼。再下邊是PVA和針對(duì)雙目的硬核。PVA是Programmable VisionAccelerator的縮寫，主要針對(duì)傳統(tǒng)圖像算法的加速，如Harris corner和FFT快速傅里葉變換。

上圖為PVA內(nèi)部框架圖，這是一個(gè)VLIW的系統(tǒng)，指令為7個(gè)，包含兩個(gè)標(biāo)量，兩個(gè)向量，三個(gè)存儲(chǔ)器運(yùn)作。管線寬度為256比特?？梢远ㄖ葡蛄窟\(yùn)算的查找表。PVA包含兩個(gè)完全相同的架構(gòu)，有一個(gè)ARM Cortex R5內(nèi)核來保證實(shí)時(shí)性。這個(gè)PVA具備1.7TOPS的運(yùn)算能力。

上圖為Volta GPU的內(nèi)部框架。這部分所占硅片面積也最大，大約89.2平方毫米，大約1/4的成本都在此。

上圖為8核CPU內(nèi)部框架圖，所占硅片面積大約62.25平方毫米，每核最大功耗大約1.5瓦，最低大約0.5瓦。CPU是英偉達(dá)自己研發(fā)的Carmel架構(gòu)，也就是第二代丹佛架構(gòu)，同樣采用了ARM 64比特V8.2指令集。L2級(jí)緩存達(dá)2 MiB，跟第一代的Parker比特別增加了L3級(jí)緩存，達(dá)4MiB。效能提升大約一倍。

英偉達(dá)在2011年的CES上宣布丹佛計(jì)劃，就是一種全新的CPU架構(gòu)。2011年12月，第一片丹佛架構(gòu)處理器流片成功。丹佛架構(gòu)就是采用ARM V8的指令集，但是架構(gòu)是沿用Transmeta全美達(dá)的VLIW架構(gòu)，全美達(dá)在2000年發(fā)起對(duì)巨人英特爾的挑戰(zhàn)，2004年挑戰(zhàn)失敗退出CPU領(lǐng)域，2008年英偉達(dá)延攬了全美達(dá)的核心技術(shù)人員，開始開發(fā)丹佛架構(gòu)。不過當(dāng)時(shí)定位的是PC用。2014年1月6日，NVIDIA宣布了丹佛計(jì)劃的首個(gè)成果——64位版Tegra K1。之后是Parker，再之后就是Xavier。

上圖為第一代丹佛架構(gòu)，超標(biāo)量寬度為7位，第二代丹佛增加到10位。

上圖為英偉達(dá)Xavier硬件與軟件的API?？梢钥闯鲭p目還是與PVA分離的，所以推測(cè)雙目是硬核。Xavier的缺點(diǎn)是功耗略高，峰值大約能達(dá)到20瓦甚至25瓦，這對(duì)一個(gè)車載元件來說是很高的，同時(shí)其350平方毫米的硅片面積注定其價(jià)格不會(huì)低，個(gè)人推測(cè)大概500-700美元，目前Jeston Xavier的開發(fā)者套件是20166人民幣，模塊價(jià)格是1299美元。除了戰(zhàn)略合作伙伴，英偉達(dá)不會(huì)向其他人出售芯片，只會(huì)出售模塊。要想成為英偉達(dá)的戰(zhàn)略合作伙伴，至少要付出數(shù)千萬美元的入門費(fèi)，國內(nèi)目前僅德賽西威一家。

八、瑞薩R-CAR H3與V3H

英偉達(dá)Xavier一切都好，就是價(jià)格與功耗偏高，不過相對(duì)數(shù)千美元的FPGA，價(jià)格還沒高到離譜。除了英偉達(dá)Xavier之外還有一個(gè)低價(jià)選擇，那就是瑞薩R-CAR H3與V3H。

R-CARH3于2015年12月推出，是汽車領(lǐng)域最早使用16納米工藝的芯片，最初目標(biāo)市場(chǎng)為汽車座艙系統(tǒng)，后發(fā)覺自動(dòng)駕駛也可以應(yīng)用。R-CAR H3采用4核A53@1.2GHz和4核A57@1.5GHz設(shè)計(jì)，還有一顆Cortex-R7@0.8GHz內(nèi)核，支持雙重鎖步，所以R-CAR H3能夠達(dá)到ASIL B級(jí)別。還內(nèi)含GX6650 GPU。硅片面積為111.36平方毫米。R-CAR H3特別之處采用SiP封裝，包含了8GB LPDDR4@1.6GHz和128MB的Hyperflash。雖然SiP封裝不如PoP封裝，但內(nèi)存訪問速度還是比一般封裝的要快不少。代價(jià)是成本也增加不少。

R-CAR V3H推出于2018年2月，預(yù)計(jì)2019年3季度量產(chǎn)。內(nèi)涵4個(gè)A53內(nèi)核，一個(gè)Cortex-R7@0.8GHz內(nèi)核，也達(dá)到了ASIL B級(jí)別。

瑞薩使用三種加速器，一種是基于管線引擎的IMP-X5加速器，它擁有用于固定功能的流水線計(jì)算。也有電腦視覺引擎CVE，采用可編程的電腦視覺引擎將浮點(diǎn)運(yùn)算降至最低?？傆?jì)有大約4TOPS的運(yùn)算能力。另一種是硬核加速器，包括針對(duì)雙目的立體視差和光流。還有一個(gè)聚類器。最后是一種類似多核DSP的CNN加速器，性能達(dá)到426GMAC。也就是每秒4260億次乘積累加，功耗僅為0.3瓦。