臺積電猛砸250億進(jìn)攻5nm！

250億美元相當(dāng)于1338萬臺512GB版本的iPhone XS MAX，相當(dāng)于蘋果公司市值的1/30，也相當(dāng)于北京市2017年全年GDP總額的1/16。

250億美元，同時也是2018年6月臺積電宣布投資5nm芯片工藝研發(fā)與生產(chǎn)的費(fèi)用。

在行業(yè)不斷喊出“摩爾定律已死！”的當(dāng)下，依舊有人在不斷埋頭推進(jìn)芯片工藝，以超人的先進(jìn)技術(shù)挑戰(zhàn)那些難如登天的任務(wù)。在7nm芯片量產(chǎn)的當(dāng)下，5nm的芯片制造工廠、***、刻蝕機(jī)、EDA工具、市場與客戶等都已一一就位，2019年，將會是一場5nm的沖刺賽。

▲2018年1月，臺積電***南科5nm晶圓18廠第一期動工儀式

摩爾定律最后玩家！三巨頭的愛恨情仇

摩爾定律的定義為：“當(dāng)價格不變時，集成電路上可容納的元器件的數(shù)量約每隔18-24個月便會增加一倍，性能也將提升一倍。”

也就是說，在一年半到兩年的時間里，你用同樣價錢能夠買到的電腦/手機(jī)/其他電子產(chǎn)品性能理論上可以增加一倍。

這簡直太爽了，試問哪個行業(yè)的創(chuàng)（賺）新（錢）速度能夠跟它媲美？

于是，就是這么兩行簡單的描述，在過去50年時間里推動著全美國——甚至全世界——的經(jīng)濟(jì)高速發(fā)展，直接催生了二戰(zhàn)后結(jié)束后美國科技產(chǎn)業(yè)的全面爆發(fā)，至今仍舊引領(lǐng)全球。如今全球科技殿堂“美國硅谷”中的“硅”字，就是源自于集成電路的主要原材料——硅。

一塊面積不變的芯片上，如果需要容納比以前多一倍的元器件數(shù)量，那么就需要這些元器件（一般是晶體管）體積更小，同時排布得更“緊”——我們常說的10nm、7nm芯片制程就是用來描述晶體管柵極寬度大小的。納米進(jìn)程數(shù)字越小，芯片能容納的晶體管數(shù)量就越多、性能就越強(qiáng)大。

跟牛頓第二定律這種基本物理學(xué)定律不同，摩爾定律并不是一個真正的科學(xué)定理，它只是描述了芯片技術(shù)高速發(fā)展的現(xiàn)狀。芯片的性能不會自動增長，真正推動摩爾定律往前發(fā)展的是那些不斷砸錢、招人、實(shí)驗、研發(fā)的芯片企業(yè)們。

不過，市場與經(jīng)濟(jì)同樣有周期，摩爾定律也不例外。隨著芯片工藝越來越逼近硅的物理極限，摩爾定律在最近這幾年來發(fā)展速度不斷變慢，每一代芯片工藝的研發(fā)成本也像滾雪球一樣瘋狂飆升——比如臺積電宣布砸250億美元研發(fā)5nm工藝——隨著技術(shù)紅利不斷消失，往牌桌上砸錢的玩家也越來越少。

2018年8月28日，全球第二大芯片代工廠格羅方德宣布，它將無限期地暫停7nm芯片工藝的開發(fā)，以便將資源轉(zhuǎn)移到14nm和12nm工藝上。

同樣在2018年8月，全球第三大芯片代工廠聯(lián)電宣布，不再投資12nm以下的先進(jìn)芯片制程。

于是，從智能手機(jī)到個人電腦、從云計算到比特幣挖礦，全球無數(shù)個依靠摩爾定律紅利進(jìn)行不斷研發(fā)創(chuàng)新的企業(yè)猛一抬頭，忽然現(xiàn)在市面上還在哼哧哼哧埋頭推動摩爾定律的人，就只剩臺積電、英特爾、三星這三個“老冤家”了。

他們一個是全球第一大芯片代工廠（臺積電），另外兩個則是全球芯片IDM廠商的老大和老二（英特爾和三星）。

三星的半導(dǎo)體業(yè)務(wù)由來已久，早在1993年，三星就已經(jīng)成功躋身全球第七大半導(dǎo)體廠商之位，在此后的二十多年里一路穩(wěn)中有進(jìn)，從未跌出過全球前十。去年10月，三星電子宣布通過了8nm LPP工藝驗證，但一直到2018年11月才在自家年度旗艦手機(jī)芯片Exynos 9820手上用上8nm技術(shù)，預(yù)計2019年初量產(chǎn)。

▲IC Insights機(jī)構(gòu)發(fā)布的1993-2017F全球半導(dǎo)體十大廠商變遷圖，20多年里英特爾始終穩(wěn)坐第一

至于老牌芯片巨頭英特爾則更是在先進(jìn)芯片工藝上投入重大，早年間英特爾在半導(dǎo)體領(lǐng)域幾乎一騎絕塵，連臺積電都要仰仗英特爾的給予代工認(rèn)證（1988年）。而從1999年的180nm工藝開始，英特爾以每兩年更新一代的節(jié)奏研發(fā)先進(jìn)制造工藝，在過去20多年里坐穩(wěn)了全球第一大半導(dǎo)體廠商的龍頭寶座。直到2017年，三星憑借內(nèi)存價格暴漲才超越英特爾，翻身躍居第一。

英特爾的工藝研發(fā)進(jìn)程在近年來受到了不小的挑戰(zhàn)，在2015年7月，英特爾宣布本該在2016年面世的10nm工藝推遲量產(chǎn)，此后英特爾雖然也在不斷優(yōu)化14nm技術(shù)，部分10nm芯片也開始小批量出貨，但其10nm至今尚未正式宣布量產(chǎn)。

不過話說回來，早期的nm制程=柵極寬度大小，但是后期延伸出了更多讓晶體管緊湊的方法，因此nm制程與柵極寬度大小并不一一對應(yīng)，取決于各家定義：比如英特爾14nm的柵極寬度為42nm，同期三星14nm的柵極寬度為48nm，而臺積電16nm的柵極寬度為45nm。在1um^2的面積上，英特爾14nm晶體管可以擺上101個，三星14nm晶體管只能擺75個，臺積電的16nm晶體管能擺上81個。

但無論怎么算，目前臺積電在先進(jìn)工藝上處于大幅領(lǐng)先的位置，其7nm芯片已經(jīng)量產(chǎn)并陸續(xù)接下蘋果A12、華為麒麟980、高通驍龍855、比特大陸、嘉楠耘智訂單。臺積電也常年稱霸芯片代工領(lǐng)域老大地位，目前市占率超過56%（第二名為9%）。

去年，臺積電已經(jīng)吹響了5nm工藝制程的沖鋒號角。2018年1月，臺積電在***開設(shè)了新的5nm晶圓18廠。同年6月的半導(dǎo)體技術(shù)論壇上，臺積電宣布投資250億美元研發(fā)、生產(chǎn)5nm工藝。

而在年底的臺積電年度“供應(yīng)鏈管理論壇”上，臺積電總裁魏哲家表示，該5nm晶圓廠目前已經(jīng)在設(shè)備裝機(jī)中，預(yù)計2019年Q1完工，2019年Q2將進(jìn)行5nm芯片制程的風(fēng)險試產(chǎn)，2020年投入量產(chǎn)。

EUV極紫外***——5nm就靠你了

其實(shí)，除了臺積電之外整個芯片制造行業(yè)在推進(jìn)10nm以下技術(shù)的研發(fā)都多少遇到了些問題，但這個“鍋”并不完全要他們自己背，上游設(shè)備商也要背一部分。

芯片制造的環(huán)節(jié)非常復(fù)雜，首先要對硅進(jìn)行冶煉提純切割等，得到一塊大的硅晶圓。

▲硅晶圓

緊接著，晶圓要經(jīng)過濕洗（去除雜質(zhì)）、光刻（雕刻出芯片圖案）、離子注入（形成場效應(yīng)管）、刻蝕（吹走/洗走多余的材料）、沖洗、退火、氧化、氣相淀積等眾多環(huán)節(jié)，最后通過測試才送去切割成無數(shù)小片片，經(jīng)過封裝后變成我們熟悉的芯片。

如果再進(jìn)一步簡化，就可以看作是：用***往硅片上雕刻出特定圖案，用刻蝕機(jī)吹走/洗走多余的材料，最后經(jīng)過一系列處理成為芯片。

以上每一個環(huán)節(jié)都會涉及到專用的制造設(shè)備。由于芯片工藝制程的進(jìn)一步發(fā)展，這些芯片圖案的線條也越來越細(xì)，對于設(shè)備的要求也越來越高——首當(dāng)其沖的，自然是負(fù)責(zé)“雕刻”的***了。

▲光刻原理簡示

***的運(yùn)作原理是：先把設(shè)計好的芯片圖案印在掩膜上，接著用激光光束穿過印著圖案的掩膜和光學(xué)鏡片，將芯片圖案曝光在帶有光刻膠涂層的硅片上，此時涂層被光照到的地方發(fā)生反應(yīng)溶解，沒有被照到的地方保持不變，掩膜上的圖案就被轉(zhuǎn)移到芯片光刻膠涂層上。

▲刻蝕原理簡示

刻蝕相對光刻要容易。刻蝕機(jī)通過干刻蝕（用等離子體進(jìn)行薄膜刻蝕）及濕蝕刻（液體腐蝕）的方法，根據(jù)印上去的圖案刻蝕掉有圖案（或者沒有圖案）的部分，留下剩余的部分，芯片圖案又從光刻膠涂層轉(zhuǎn)移到了硅片上。

目前市面上高端芯片使用的普遍是第四代DUV深紫外***，它的激光波長是193nm（波長越小，“刻刀”越精密），它的理論“雕刻”極限大約是130nm。

然而到了2005年，***廠商還是沒能成功量產(chǎn)下一代波長更短、“刻刀”更精密的第五代EUV超紫外***，逼得近年來各大芯片制造廠不斷發(fā)明創(chuàng)新，用上了多重曝光、步進(jìn)式掃描、浸潤式光刻等更多新技術(shù)，繼續(xù)維持摩爾定律從90nm到如今的14nm、10nm發(fā)展。而浸潤式光刻技術(shù)的開創(chuàng)者林本堅博士也獲得了2018年未來科學(xué)大獎-數(shù)學(xué)與計算機(jī)科學(xué)獎。

用193nm的DUV深紫外***造7nm芯片，就像用一支直徑是193nm的筆去寫7nm的字一樣，其難度不亞于拉著駱駝穿過針眼，半導(dǎo)體技術(shù)發(fā)展到最后竟然有點(diǎn)哲學(xué)的意思。

而且，由于頻繁用上了浸潤式光刻、三重曝光等復(fù)雜技術(shù)，用193nm DUV***打造7nm芯片的成本已然超過了EUV ，生產(chǎn)交期更長、技術(shù)更為復(fù)雜，因此7nm之后，行業(yè)對于第五代EUV超紫外***的呼聲越來越強(qiáng)烈。

EUV超紫外***的激光波長只有13.5nm，是一把非常精細(xì)的“雕刻刀”。這一技術(shù)源自于美國雷根時代的“星戰(zhàn)計劃”。EUV超紫外***本應(yīng)在2005年就量產(chǎn)上陣，然而由于這一技術(shù)的研發(fā)難度巨大，EUV設(shè)備不僅所需的光源功率遲遲無法達(dá)到250W工作功率需求，而且對于光學(xué)透鏡、反射鏡系統(tǒng)的精密度高到變態(tài)。

比如EUV***的關(guān)鍵部件反射鏡，其瑕疵大小只能以pm（nm的千分之一）計。如果反射鏡面積有整個德國大，最高的突起處不能高于一厘米。

▲荷蘭***巨頭ASML總裁暨CEO溫彼得（Peter Wennink）

“如果我們交不出EUV超紫外***的話，摩爾定律就會從此停止。”荷蘭***巨頭ASML總裁暨CEO溫彼得（Peter Wennink）曾經(jīng)這樣說。

因此，雖然英特爾、臺積電、三星這三大個老冤家彼此搶訂單、搶人才的競爭不斷，但是在2012年的時候，他們?nèi)齻€曾經(jīng)聯(lián)袂向荷蘭ASML***廠投資41億、14億、9.75 億美元，督促ASML加快研發(fā)新一代EUV超紫外***，可見***的重要性。

雖然荷蘭ASML的EUV***跳票了十多年（并且業(yè)內(nèi)老二、老三尼康與佳能紛紛放棄研發(fā)，這個節(jié)奏是不是很眼熟？），但到了2016年，ASML終于將EUV***造了出來并成功量產(chǎn)。

2017年，ASML出貨了11臺EUV***，2018年出貨了18臺。雖然這些EUV***基本上被臺積電、三星這些廠商優(yōu)先買去了，但中芯國際也出資1億多美金購買了一臺7nm工藝EUV***，預(yù)計2019年上半年到貨。

ASML表示，由于EUV超紫外***的零組件多達(dá)5萬多個部件，從客戶下單到正式交貨，交期約21個月。

目前臺積電已經(jīng)量產(chǎn)的華為、蘋果、比特大陸等7nm芯片都還是基于193nm的DUV深紫外***的，但是DUV技術(shù)已經(jīng)逼近極限，再往下走的話成本飆升，5nm芯片的技術(shù)路徑必須轉(zhuǎn)到EUV。

2018年10月，臺積電宣布基于EUV技術(shù)的7nm芯片已經(jīng)流片成功，和7nm DUV相比，7nm EUV可以提高芯片密度20%，功耗降低6%至12%。臺積電的5nm有望大面積用上EUV。

金貴的5nm和不差錢的臺積電

在先進(jìn)工藝上的不斷砸錢研發(fā)也給予了臺積電豐厚的產(chǎn)業(yè)回報，常年稱霸芯片代工領(lǐng)域老大地位的臺積電，這兩年靠著蘋果、高通、華為等的訂單賺得盆滿缽滿，其2018年前三季度合并營收達(dá)新臺幣7417.03億元，較2017年同期增長6.0%，8月初的病毒事件都未曾大面積影響其財報。

上文提到，臺積電在2018年1月就開始興建5nm晶圓廠了；除了錢、晶圓廠、***之外，5nm的刻蝕機(jī)、EDA工具、客戶等也已經(jīng)陸續(xù)就位：

1）5nm刻蝕機(jī)已就位；

芯片的制造過程可以簡化成用***“雕刻”圖案，用刻蝕機(jī)吹走/洗走多余的材料。相對于***，刻蝕機(jī)的研發(fā)難度要小一些，但刻蝕機(jī)也是除***以外最關(guān)鍵的設(shè)備。目前一臺刻蝕機(jī)單價在200萬美元左右，一個晶圓廠需要40-50臺刻蝕機(jī)。

國外刻蝕機(jī)設(shè)備廠商主要有應(yīng)用材料（Applied Materials）、科林研發(fā)（LAM） 、東京威力科創(chuàng)（TEL）、日立先端（Hitach）、牛津儀器等；國內(nèi)玩家則有中微半導(dǎo)體、北方微電子、金盛微納科技，我們跟國外的差距沒有***那么大。

2018年12月，中微半導(dǎo)體的5nm等離子體刻蝕機(jī)也宣布通過臺積電驗證，將用于全球首條5nm制程生產(chǎn)線。而在7nm時代，中微半導(dǎo)體的刻蝕機(jī)也進(jìn)入了臺積電的7nm產(chǎn)線。

2）5nm EDA工具已就位；

目前，全球幾大EDA巨頭都已經(jīng)陸續(xù)推出了5nm芯片設(shè)計工具，比如在2018年10月，新思科技宣布其數(shù)字和定制設(shè)計平臺通過了臺積電的5nm EUV工藝技術(shù)認(rèn)證。

而另一EDA巨頭華登國際創(chuàng)始人兼Cadence CEO陳立武曾經(jīng)告訴智東西，目前Cadence已經(jīng)和很多合作伙伴開始了7nm、5nm、甚至3nm芯片工藝制程的研究。比如今年年初，比利時公司Imec與Cadence就成功流片了首款3nm測試芯片。

陳立武說，現(xiàn)在5nm市場是最活躍的，有很多非常積極的公司正在安排5nm相關(guān)EDA軟件與設(shè)計、IP的協(xié)同。

3）5nm客戶已就位；

有工藝，自然也需要有市場。臺積電曾表示，目前很多客戶已經(jīng)開始基于新工藝開發(fā)芯片了。

不過由于芯片設(shè)計的復(fù)雜度不同，像比特大陸這種專用芯片設(shè)計起來相對容易、手機(jī)芯片次之、電腦芯片與數(shù)據(jù)中心在再次之，所以最先用上先進(jìn)的工藝的往往是專用芯片而非通用芯片，比如臺積電7nm的頭批客戶只包含了比特幣與手機(jī)芯片玩家。

而根據(jù)華為海思平臺與關(guān)鍵技術(shù)開發(fā)部部長夏禹此前給出的芯片工藝路線路，華為的規(guī)劃是推出7nm芯片之后將推進(jìn)5nm芯片研發(fā)進(jìn)程，預(yù)計5nm芯片問世的時間點(diǎn)在2020年。

華為研發(fā)人員曾經(jīng)告訴智東西，在7nm時代，華為和臺積電合作研發(fā)了3年，耗資3億美元，才終于在2018年拿出7nm芯片設(shè)計。

工藝越先進(jìn)，需要投入的也成本越高，這個道理在芯片代工廠跟芯片設(shè)計商同理，5nm的設(shè)計總成本（人工與許可費(fèi)）是7nm的1.5倍左右。

而根據(jù)臺積電數(shù)據(jù)，基于5nm工藝生產(chǎn)的A72芯片，芯片面積縮小了1.8倍，速度提升了14.7% -17.1%。

結(jié)語：三大巨頭的工藝競爭還將繼續(xù)

隨著研發(fā)成本越來越高，高精尖納米制程成了越來越少部分玩家的戰(zhàn)場，不僅芯片先進(jìn)制造工藝的研發(fā)成本高、芯片設(shè)計的成本也跟著水漲船高。

在PC和手機(jī)的出貨量開始走下坡路的當(dāng)下，不少機(jī)構(gòu)對于今年全球半導(dǎo)體市場的走勢持悲觀態(tài)度。不過，AI、5G、數(shù)據(jù)中心這些高端芯片需求正處在持續(xù)上升之勢，雖然目前臺積電暫時領(lǐng)先，但是英特爾、三星、臺積電三大巨頭的競爭還將持續(xù)，市場對于先進(jìn)工藝的熱情依舊持續(xù)。

與此同時，三星和臺積電都已經(jīng)公布了3nm的線路圖。如果說5nm是一個難關(guān)的話，受到量子隧穿效應(yīng)影響的3nm就更是一個逼近物理極限的重要挑戰(zhàn)。摩爾定律尚未完結(jié)，只是門檻越來越高了。