一種基于場(chǎng)路結(jié)合、對(duì)具有屏蔽機(jī)殼的電子設(shè)備進(jìn)行系統(tǒng)級(jí)電磁敏感性仿真分析的新方法.

摘要:提出了一種基于場(chǎng)路結(jié)合、對(duì)具有屏蔽機(jī)殼的電子設(shè)備進(jìn)行系統(tǒng)級(jí)電磁敏感性(EMS)仿真分析的新方法. 該方法采用有限元法計(jì)算外部電場(chǎng)分布, 對(duì)電場(chǎng)沿固定路徑積分, 得到所需的表面干擾電壓, 將外部電磁干擾對(duì)內(nèi)部電路的影響等效為電壓源的作用, 再利用基于電路模型和全波分析相結(jié)合的方法對(duì)內(nèi)部高速電路進(jìn)行EMS 仿真分析, 彌補(bǔ)了以往在EMS 分析時(shí)只以實(shí)驗(yàn)為主,缺乏理論依據(jù)的缺陷. 實(shí)例仿真分析表明, 該方法簡(jiǎn)單、直觀, 不僅可以詳細(xì)分析電子設(shè)備內(nèi)部高速電路中干擾的傳播情況, 而且可以對(duì)內(nèi)部高速電路進(jìn)行優(yōu)化設(shè)計(jì), 提高了系統(tǒng)的抗干擾性.

近年來, 由于電子設(shè)備的集成化和高速化, 加劇了印刷電路板(PCB)上連接線的傳輸線效應(yīng), 增大了電路間的互相干擾, 降低了電子設(shè)備受干擾信號(hào)的幅值和能量, 從而使得電子設(shè)備的電磁敏感性(EMS)問題變得越來越突出. 因此, 對(duì)電子設(shè)備的電磁敏感性進(jìn)行仿真分析具有重要的理論和實(shí)用價(jià)值.

電子電路通?？偸钦种饘倨帘螜C(jī)殼以減少周圍環(huán)境對(duì)電子電路的干擾, 然而機(jī)殼并不總是密封的, 周圍的電磁干擾會(huì)通過孔、槽和連接線這樣一些耦合通道進(jìn)入電子設(shè)備內(nèi)部的敏感器件, 影響其正常工作, 而對(duì)于大多數(shù)的電子設(shè)備, 連接在機(jī)殼外部的信號(hào)線和電源線是引進(jìn)外部干擾的主要通道之一. 因此, 研究帶有屏蔽機(jī)殼和外部電纜的電子設(shè)備的電磁敏感性具有普遍意義.

目前, 人們已經(jīng)在電子設(shè)備印刷電路板(PCB)的EMS 方面做了大量的仿真研究工作[ 1-9] , 但針對(duì)電子設(shè)備系統(tǒng)級(jí)的EMS 方面的仿真研究工作在國(guó)外還只是剛剛起步, 國(guó)內(nèi)至今還未見文獻(xiàn)報(bào)道. 參考文獻(xiàn)[ 10] 首次提出了利用矩量法(MOM)計(jì)算流過信號(hào)線與機(jī)殼結(jié)合點(diǎn)處的感應(yīng)電流, 將外部電磁干擾對(duì)內(nèi)部電路的影響等效為由短路電流和等效電阻組成的等效源模型的思想, 并將其方法應(yīng)用于多層PCB 板連接線的EMS 分析中. 參考文獻(xiàn)[ 11] 又將上述方法擴(kuò)充到具有集成電路插件的多層PCB 板的EMS 仿真分析中. 但是, 由于電子設(shè)備的實(shí)際使用環(huán)境以及信號(hào)線與機(jī)殼內(nèi)部電路連接方式的差別, 究竟應(yīng)該如何計(jì)算外部電磁干擾, 以及如何等效外部電磁干擾對(duì)內(nèi)部電路的影響, 還有待于進(jìn)一步研究.

本文在對(duì)被屏蔽的電子設(shè)備的EMS 進(jìn)行分析時(shí), 提出了采用有限元法計(jì)算外部電場(chǎng)分布, 將外部電磁干擾對(duì)內(nèi)部電路的影響等效為電壓源的方法, 在此基礎(chǔ)上采用基于電路模型和全波分析相結(jié)合的方法對(duì)內(nèi)部高速電路進(jìn)行了EMS 仿真分析,并對(duì)內(nèi)部高速電路進(jìn)行了優(yōu)化設(shè)計(jì).

1 方法描述本文在對(duì)電子設(shè)備進(jìn)行系統(tǒng)級(jí)電磁敏感性分析時(shí)將其分為內(nèi)外兩個(gè)區(qū)域, 外部區(qū)域由屏蔽機(jī)殼和信號(hào)線組成, 內(nèi)部區(qū)域由內(nèi)部高速電路組成, 如圖1所示. 具體方法如下:

①利用有限元法仿真被平面電磁波干擾照射的外部屏蔽機(jī)殼和信號(hào)線, 計(jì)算電場(chǎng)分布, 將其電場(chǎng)沿固定路徑積分得到信號(hào)線與機(jī)殼結(jié)合處的表面干擾電壓, 此干擾電壓即為內(nèi)部高速電路的輸入噪聲源;

②采用傳統(tǒng)的基于電路的模型、描述器件外部特性的IBIS(Input /output Buf fer Informatio n Specification)模型以及傳輸線的分布模型和全波模型來建立由PCB 板上的連接線、分立元件和集成電路(IC)插件組成的內(nèi)部高速電路的仿真模型;

③將第①步計(jì)算得到的表面干擾電壓作為第②步得到的內(nèi)部高速電路仿真模型的輸入, 分析由信號(hào)線耦合的輸入噪聲對(duì)內(nèi)部高速電路的影響;

④對(duì)內(nèi)部高速電路進(jìn)行優(yōu)化設(shè)計(jì), 使其對(duì)輸入噪聲的敏感程度達(dá)到最低.

圖1電子設(shè)備結(jié)構(gòu)圖

1. 1利用電磁場(chǎng)理論計(jì)算外部干擾電壓源

首先假設(shè)電子設(shè)備周圍的電磁干擾為均勻平面諧波, 且有

式中:Ei 表示入射電場(chǎng);E0 是入射電場(chǎng)幅度;k 是傳播常數(shù);^z 是諧波的傳播方向.

由于假設(shè)屏蔽機(jī)殼為理想導(dǎo)體, 因此電磁波不可能穿透導(dǎo)體, 而只是入射到機(jī)殼表面上感應(yīng)出表面電流. 現(xiàn)假設(shè)由感應(yīng)電流產(chǎn)生的散射電場(chǎng)為Es ,機(jī)殼表面的法向量為^n , 則在機(jī)殼表面上應(yīng)用邊界條件^n ×(Ei +Es)=0 , 可得到機(jī)殼表面切線方向的散射電場(chǎng)為

而對(duì)于時(shí)諧電磁場(chǎng)而言, 在均勻、線性、各向同性、無源以及不導(dǎo)電的媒質(zhì)區(qū)域中, 根據(jù)麥克斯韋方程組可得到如下表達(dá)式

式中:ε、μ分別為周圍媒質(zhì)的介電常數(shù)和磁導(dǎo)率.時(shí)諧電場(chǎng)表達(dá)式為

于是, 可得到假設(shè)為均勻平面諧波的電磁干擾在傳播過程中滿足的關(guān)系式為

式中:傳播常數(shù)k =ω(με)12. 由(2)式知, 機(jī)殼表面的散射場(chǎng)應(yīng)滿足邊界條件

因此, 求解式(5)就可得到機(jī)殼表面散射場(chǎng)的電場(chǎng)分布. 本文利用Ansof t HFSS 軟件求解該散射場(chǎng). 在應(yīng)用Ansof t HFSS 軟件求解式(5)時(shí), 選擇矢量亥姆赫茲方程作為支配方程, 其形式為

式中:εr 、μr 分別為復(fù)相對(duì)介電常數(shù)和復(fù)相對(duì)磁導(dǎo)率(考慮了介質(zhì)的損耗);k0 為真空中的傳播常數(shù).根據(jù)變分原理可得到支配方程式(6)對(duì)應(yīng)的泛函為

求解式(7)即可得到機(jī)殼表面的電場(chǎng)分布. 考慮到理想導(dǎo)體的趨膚效應(yīng), 對(duì)表面電場(chǎng)沿電場(chǎng)方向積分, 得到的就是信號(hào)線與機(jī)殼結(jié)合點(diǎn)處的表面干擾電壓,這個(gè)電壓即為內(nèi)部高速電路的EMS 仿真分析的激勵(lì)源.

1. 2 建立內(nèi)部高速電路模型通常, 電子設(shè)備的內(nèi)部電路由分立器件、集成電路和高速傳輸線組成.對(duì)于電阻、電容、電感和晶體管一級(jí)的分立器件, 可采用建立在電路基本元器件(如晶管、電阻、電容等)工作機(jī)理和物理細(xì)節(jié)之上的SPICE 模型進(jìn)行電路仿真.

對(duì)于集成電路, 應(yīng)采用IBIS 模型對(duì)其進(jìn)行仿真. IBIS 模型是通過一簇電流/電壓和電壓/時(shí)間曲線來描述各個(gè)器件管腳的輸入輸出特性的. 因?yàn)镮BIS模型用一種標(biāo)準(zhǔn)的文件格式記錄了如驅(qū)動(dòng)源輸出阻抗、上升/下降時(shí)間及輸入負(fù)載等參數(shù), 因此適合于電子設(shè)備內(nèi)部高速集成電路的振蕩和串?dāng)_等高頻效應(yīng)的計(jì)算與仿真.

對(duì)于內(nèi)部PCB 板上的連接線來說, 當(dāng)工作在低頻時(shí), 只須建立其集總模型, 將傳輸線用集總參數(shù)的電路等效即可, 而當(dāng)傳輸線工作在較高頻率時(shí), 由于會(huì)產(chǎn)生較明顯的傳輸線效應(yīng), 故必須為其建立分布模型, 即在準(zhǔn)TEM 模式假設(shè)時(shí), 將傳輸線劃分為若干單元段, 每段用特征參數(shù)R 、L 、G、C 組成的網(wǎng)絡(luò)等效, 建立其電報(bào)方程, 用Hspice 軟件進(jìn)行仿真, 當(dāng)時(shí)鐘頻率繼續(xù)上升到達(dá)GHz 時(shí), 就必須建立其全波模型, 利用A nsof t HFSS 軟件對(duì)其進(jìn)行三維空間等效分析.

2 仿真實(shí)例為了說明上述方法, 本文所使用的仿真模型由3 部分組成:①金屬屏蔽機(jī)殼;②連接內(nèi)部PCB 板的信號(hào)線或電源線;③放置在金屬機(jī)殼內(nèi)部的雙層PCB 板和4 片集成電路插件. 其結(jié)構(gòu)如圖1 所示.仿真步驟如下:

(1)計(jì)算當(dāng)入射電場(chǎng)幅值E0 =1 V /m 時(shí)的干擾電壓. 采用Ansof t HFSS 軟件仿真時(shí)的HFSS 模型如圖2 所示, 其中金屬屏蔽機(jī)殼外形尺寸為L(zhǎng) ×W ×H =14 cm ×10 cm ×6 cm , 圓柱體的外接信號(hào)線直徑為2 mm , 長(zhǎng)度為40 cm , 材質(zhì)為銅, PCB 板為雙面板, 上層為銅質(zhì)帶狀連接線和集成電路插件, 下層為銅質(zhì)接地層, 中間是介電常數(shù)為2. 2 的絕緣介質(zhì)Rogers RT /duroid 5880. 圓柱體的外接信號(hào)線通過屏蔽機(jī)殼上的一個(gè)直徑為0. 2 mm 的圓孔與PCB板上的第一段帶狀連接線L1 相連(參考圖1), 接地層的外形尺寸為L(zhǎng) ×W ×H =12 cm ×8 cm ×0. 01cm , 通過一條短的細(xì)線與機(jī)殼相連. PCB 板上的4段帶狀連接線都為銅線, 其橫截面相同, 為W ×H=0. 5 mm ×0. 06 mm , 長(zhǎng)度分別為L(zhǎng)1 =1 cm , L2 =1. 37 cm , L3 =2 cm , L4 =2. 75 cm(參考圖1).

圖2HFSS 模型

當(dāng)頻率為200 MHz 時(shí), 外部干擾在信號(hào)線與PCB 連接點(diǎn)處的積分路徑上的電場(chǎng)分布如圖3 所示, 由此得到的連接點(diǎn)處不同頻率時(shí)的干擾電壓如圖4 所示.由于假設(shè)屏蔽機(jī)殼為理想導(dǎo)體, 因此, 建模時(shí)將其設(shè)為“perfect E”邊界條件, 按照軟件要求在模型外面加了一個(gè)外形尺寸為L(zhǎng) ×W ×H =46 cm ×12 cm ×7 cm 的長(zhǎng)方體, 作為“Radiatio n”邊界條件.

(2)建立內(nèi)部高速電路的仿真模型. 建模時(shí)首先將圖1 所示的內(nèi)部PCB 板上的互連網(wǎng)絡(luò)等效為由電阻R 和電容C 組成的電氣等效電路, 如圖5 所示. 利用A nsof t HFSS 軟件建立帶狀連接線的全波模型, 輸出其Hspice 等效電路仿真文件.

圖3 200 M Hz 時(shí)連接點(diǎn)處的電場(chǎng)分布

圖4 連接點(diǎn)處的干擾電壓

再利用Hspice 建立整個(gè)內(nèi)部高速電路的仿真模型.

圖5 內(nèi)部PCB 板的電氣等效電路

(3)將第(1)步得到的干擾電壓, 作為第(2)步得到的模型的輸入, 由H spice 軟件仿真分析感應(yīng)到各個(gè)芯片輸入端的干擾電壓. 仿真結(jié)果如圖6 所示. 由圖6 可知, 當(dāng)幅值為1 V /m 的平面電磁波干擾照射到圖1 所示的具有屏蔽機(jī)殼的電子設(shè)備上時(shí), 由信號(hào)線引入并感應(yīng)到電路各處的干擾電壓頻率主要集中于25 MHz 左右, 感應(yīng)到芯片IC1 和IC2 處的干擾電壓幅值高于芯片IC3 和IC4 處的干擾電壓幅值, 且幅值較大.

圖6內(nèi)部電路各處的干擾電壓

(4)為了使內(nèi)部電路各處的干擾電壓盡量小, 對(duì)圖5 所示的網(wǎng)絡(luò)結(jié)構(gòu)進(jìn)行了優(yōu)化設(shè)計(jì). 優(yōu)化前各段連接線長(zhǎng)度分別為L(zhǎng)1 =1 cm , L2 =1. 37 cm , L3 =2cm , L4 =2.75 cm , 優(yōu)化設(shè)計(jì)在各連接線原來長(zhǎng)度的±20 %范圍內(nèi)進(jìn)行. 優(yōu)化設(shè)計(jì)結(jié)果為:當(dāng)各連接線長(zhǎng)度分別為L(zhǎng)1 =1. 2 cm , L2 =1. 37 cm , L3 =1. 8 cm ,L4 =2. 75 cm 時(shí), 感應(yīng)到各處的干擾電壓信號(hào)最小,如圖7 所示. 由圖可知, 優(yōu)化設(shè)計(jì)后的內(nèi)部電路各處感應(yīng)的干擾電壓確實(shí)比優(yōu)化前減小了很多, 最為明顯的是在IC2 處, 干擾電壓從原來的138 mV 減小到優(yōu)化后的20 mV. 由此可以得出結(jié)論:PCB 板上的連接線長(zhǎng)度的匹配對(duì)提高系統(tǒng)的抗干擾能力起著至關(guān)重要的作用.

3 結(jié)論本文提出了一種分析具有屏蔽機(jī)殼的電子設(shè)備系統(tǒng)級(jí)EMS 的場(chǎng)路結(jié)合的新方法, 其特點(diǎn)是:對(duì)采用有限元法計(jì)算的屏蔽機(jī)殼表面電場(chǎng)直接積分, 得到信號(hào)線與機(jī)殼結(jié)合點(diǎn)處的表面干擾電壓;將外部干擾對(duì)內(nèi)部高速電路的影響等效為電壓源的作用.本文提出的方法簡(jiǎn)單、直觀, 避免了以往在EMS 分析時(shí)只以實(shí)驗(yàn)為主、缺乏理論依據(jù)的缺陷, 適用于大多數(shù)工作在電磁波干擾環(huán)境中的電子設(shè)備系統(tǒng)級(jí)的EMS 仿真分析. 另外, 利用本文所述方法建立的高速電路仿真模型, 不僅可以詳細(xì)分析電子設(shè)備內(nèi)部高速電路中干擾的傳播情況, 對(duì)諸如串?dāng)_、延遲等信號(hào)完整性進(jìn)行仿真, 而且可以對(duì)內(nèi)部高速電路進(jìn)行優(yōu)化設(shè)計(jì), 以提高系統(tǒng)的抗干擾性.(參考文獻(xiàn)略）