0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

正點(diǎn)原子開(kāi)拓者FPGA Qsys視頻:自定義IP核之?dāng)?shù)碼管(2)

電子硬件DIY視頻 ? 來(lái)源:電子硬件DIY視頻 ? 2019-09-16 07:07 ? 次閱讀

IP核就是知識(shí)產(chǎn)權(quán)核或知識(shí)產(chǎn)權(quán)模塊的意思,在EDA技術(shù)開(kāi)發(fā)中具有十分重要的地位。美國(guó)著名的Dataquest咨詢公司半導(dǎo)體產(chǎn)業(yè)的IP定義為“用于ASICFPGA中的預(yù)先設(shè)計(jì)好的電路功能模塊”。IP主要分為軟IP、固IP和硬IP。軟IP是用Verilog/VHDL等硬件描述語(yǔ)言描述的功能塊,但是并不涉及用什么具體電路元件實(shí)現(xiàn)這些功能。

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1625

    文章

    21622

    瀏覽量

    601241
  • 數(shù)碼管
    +關(guān)注

    關(guān)注

    32

    文章

    1873

    瀏覽量

    90865
  • IP核
    +關(guān)注

    關(guān)注

    4

    文章

    326

    瀏覽量

    49379
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    正點(diǎn)原子FPGA連載】第十二章 動(dòng)態(tài)數(shù)碼管顯示實(shí)驗(yàn)

    `1)實(shí)驗(yàn)平臺(tái):正點(diǎn)原子開(kāi)拓者FPGA開(kāi)發(fā)板2)平臺(tái)購(gòu)買地址:https://item.taobao.com/item.htm?id=579
    發(fā)表于 06-15 22:54

    分享正點(diǎn)原子FPGA開(kāi)發(fā)板全套資料

    本帖最后由 100dongdong 于 2020-5-16 23:48 編輯 正點(diǎn)原子FPGA開(kāi)拓者開(kāi)發(fā)板,Intel(Altera) FPG
    發(fā)表于 05-16 23:35

    正點(diǎn)原子開(kāi)拓者FPGA開(kāi)發(fā)板資料連載第十二章 動(dòng)態(tài)數(shù)碼管顯示實(shí)驗(yàn)

    1)實(shí)驗(yàn)平臺(tái):正點(diǎn)原子開(kāi)拓者FPGA 開(kāi)發(fā)板2)摘自《開(kāi)拓者
    發(fā)表于 07-30 14:55

    正點(diǎn)原子FPGA連載】第八章自定義IP-呼吸燈實(shí)驗(yàn)--摘自【正點(diǎn)原子】達(dá)芬奇Microblaze 開(kāi)發(fā)指南

    官方B站:https://space.bilibili.com/3946208905)對(duì)正點(diǎn)原子FPGA感興趣的同學(xué)可以加群討論:9056247396)關(guān)注正點(diǎn)
    發(fā)表于 10-19 16:04

    正點(diǎn)開(kāi)拓者FPGA開(kāi)發(fā)板使用問(wèn)題

    求問(wèn)各位大佬,剛剛?cè)腴T正點(diǎn)開(kāi)拓者FPGA開(kāi)發(fā)板,用板載pcf8591采集信號(hào)發(fā)生器單一頻率正弦波,再用ip做fft,結(jié)果和matlab上fft不一樣,請(qǐng)問(wèn)是怎么回事呢?
    發(fā)表于 01-04 09:34

    正點(diǎn)原子開(kāi)拓者FPGA Qsys視頻:uC/GUI圖片/數(shù)字顯示實(shí)驗(yàn)

    該課程是正點(diǎn)原子團(tuán)隊(duì)編寫(xiě),詳細(xì)講解了quartus中的qsys。也可以從我頭像點(diǎn)進(jìn)去看FPGA verilog相關(guān)的視頻。
    的頭像 發(fā)表于 09-18 07:04 ?1932次閱讀
    <b class='flag-5'>正點(diǎn)</b><b class='flag-5'>原子</b><b class='flag-5'>開(kāi)拓者</b><b class='flag-5'>FPGA</b> <b class='flag-5'>Qsys</b><b class='flag-5'>視頻</b>:uC/GUI圖片/數(shù)字顯示實(shí)驗(yàn)

    正點(diǎn)原子開(kāi)拓者FPGA開(kāi)發(fā)板配套視頻FPGA是什么

    正點(diǎn)原子開(kāi)拓者FPGA開(kāi)發(fā)板配套視頻
    的頭像 發(fā)表于 09-04 06:02 ?2181次閱讀
    <b class='flag-5'>正點(diǎn)</b><b class='flag-5'>原子</b><b class='flag-5'>開(kāi)拓者</b><b class='flag-5'>FPGA</b>開(kāi)發(fā)板配套<b class='flag-5'>視頻</b>:<b class='flag-5'>FPGA</b>是什么

    正點(diǎn)原子開(kāi)拓者FPGA開(kāi)發(fā)板配套視頻(1)

    正點(diǎn)原子開(kāi)拓者FPGA開(kāi)發(fā)板配套視頻
    的頭像 發(fā)表于 09-04 06:00 ?2016次閱讀
    <b class='flag-5'>正點(diǎn)</b><b class='flag-5'>原子</b><b class='flag-5'>開(kāi)拓者</b><b class='flag-5'>FPGA</b>開(kāi)發(fā)板配套<b class='flag-5'>視頻</b>(1)

    正點(diǎn)原子開(kāi)拓者FPGA Qsys視頻:uCOS II任務(wù)管理與時(shí)間管理(2

    該課程是正點(diǎn)原子團(tuán)隊(duì)編寫(xiě),詳細(xì)講解了quartus中的qsys。也可以從我頭像點(diǎn)進(jìn)去看FPGA verilog相關(guān)的視頻。
    的頭像 發(fā)表于 09-17 07:10 ?1415次閱讀
    <b class='flag-5'>正點(diǎn)</b><b class='flag-5'>原子</b><b class='flag-5'>開(kāi)拓者</b><b class='flag-5'>FPGA</b> <b class='flag-5'>Qsys</b><b class='flag-5'>視頻</b>:uCOS II任務(wù)管理與時(shí)間管理(<b class='flag-5'>2</b>)

    正點(diǎn)原子開(kāi)拓者FPGA Qsys視頻:EPCS IP2

    IP(知識(shí)產(chǎn)權(quán))將一些在數(shù)字電路中常用,但比較復(fù)雜的功能塊,如FIR濾波器、SDRAM控制器、PCI接口等設(shè)計(jì)成可修改參數(shù)的模塊。隨著CPLD/FPGA的規(guī)模越來(lái)越大,設(shè)計(jì)越來(lái)越復(fù)雜(IC的復(fù)雜度
    的頭像 發(fā)表于 09-16 07:08 ?1477次閱讀
    <b class='flag-5'>正點(diǎn)</b><b class='flag-5'>原子</b><b class='flag-5'>開(kāi)拓者</b><b class='flag-5'>FPGA</b> <b class='flag-5'>Qsys</b><b class='flag-5'>視頻</b>:EPCS <b class='flag-5'>IP</b><b class='flag-5'>核</b>(<b class='flag-5'>2</b>)

    正點(diǎn)原子開(kāi)拓者FPGA Qsys視頻:PIO按鍵控制LED

    該課程是正點(diǎn)原子團(tuán)隊(duì)編寫(xiě),詳細(xì)講解了quartus中的qsys。也可以從我頭像點(diǎn)進(jìn)去看FPGA verilog相關(guān)的視頻。
    的頭像 發(fā)表于 09-16 07:06 ?2786次閱讀
    <b class='flag-5'>正點(diǎn)</b><b class='flag-5'>原子</b><b class='flag-5'>開(kāi)拓者</b><b class='flag-5'>FPGA</b> <b class='flag-5'>Qsys</b><b class='flag-5'>視頻</b>:PIO按鍵控制LED

    正點(diǎn)原子開(kāi)拓者FPGA Qsys視頻自定義IP數(shù)碼管

    數(shù)碼管,也稱作輝光,是一種可以顯示數(shù)字和其他信息的電子設(shè)備。玻璃中包括一個(gè)金屬絲網(wǎng)制成的陽(yáng)極和多個(gè)陰極。大部分數(shù)碼管陰極的形狀為數(shù)字。
    的頭像 發(fā)表于 09-16 07:05 ?2243次閱讀
    <b class='flag-5'>正點(diǎn)</b><b class='flag-5'>原子</b><b class='flag-5'>開(kāi)拓者</b><b class='flag-5'>FPGA</b> <b class='flag-5'>Qsys</b><b class='flag-5'>視頻</b>:<b class='flag-5'>自定義</b><b class='flag-5'>IP</b><b class='flag-5'>核</b><b class='flag-5'>之</b><b class='flag-5'>數(shù)碼管</b>

    正點(diǎn)原子開(kāi)拓者FPGA Qsys視頻:PIO IRQ

    該課程是正點(diǎn)原子團(tuán)隊(duì)編寫(xiě),詳細(xì)講解了quartus中的qsys。也可以從我頭像點(diǎn)進(jìn)去看FPGA verilog相關(guān)的視頻。
    的頭像 發(fā)表于 09-16 07:04 ?1532次閱讀
    <b class='flag-5'>正點(diǎn)</b><b class='flag-5'>原子</b><b class='flag-5'>開(kāi)拓者</b><b class='flag-5'>FPGA</b> <b class='flag-5'>Qsys</b><b class='flag-5'>視頻</b>:PIO IRQ

    正點(diǎn)原子開(kāi)拓者FPGA Qsys視頻:Hello World

    該課程是正點(diǎn)原子團(tuán)隊(duì)編寫(xiě),詳細(xì)講解了quartus中的qsys。也可以從我頭像點(diǎn)進(jìn)去看FPGA verilog相關(guān)的視頻
    的頭像 發(fā)表于 09-12 07:09 ?3629次閱讀
    <b class='flag-5'>正點(diǎn)</b><b class='flag-5'>原子</b><b class='flag-5'>開(kāi)拓者</b><b class='flag-5'>FPGA</b> <b class='flag-5'>Qsys</b><b class='flag-5'>視頻</b>:Hello World

    正點(diǎn)原子開(kāi)拓者FPGA數(shù)碼管動(dòng)態(tài)顯示實(shí)驗(yàn)

    數(shù)碼管動(dòng)態(tài)顯示接口是單片機(jī)中應(yīng)用最為廣泛的一種顯示方式之一,動(dòng)態(tài)驅(qū)動(dòng)是將所有數(shù)碼管的8個(gè)顯示筆劃"a,b,c,d,e,f,g,dp"的同名端連在一起,另外為每個(gè)數(shù)碼管的公共極COM增加位選通控制電路
    的頭像 發(fā)表于 09-09 06:09 ?3491次閱讀
    <b class='flag-5'>正點(diǎn)</b><b class='flag-5'>原子</b><b class='flag-5'>開(kāi)拓者</b><b class='flag-5'>FPGA</b>:<b class='flag-5'>數(shù)碼管</b>動(dòng)態(tài)顯示實(shí)驗(yàn)