0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

軟件更新:Vivado 2019.1 現(xiàn)已開放下載

Xilinx賽靈思官微 ? 2019-07-02 12:03 ? 次閱讀

Vivado 概述

Vivado Design Suite 可提供通過新一代 C/C++ 及 IP 設(shè)計實現(xiàn)超高生產(chǎn)力的新方法。下載最新 UltraFast 高層次生產(chǎn)力設(shè)計方法指南,實現(xiàn)比用傳統(tǒng)方法提升 10~15 倍的生產(chǎn)力。Vivado HLx 版本:

  • Vivado HL Design Edition: 包括部分重配置和 Vivado 高層次綜合

  • Vivado HL System Edition:Design Edition 的所有特性加上 DSP 的系統(tǒng)生成器

  • Vivado HL WebPACK Edition:器件有限的免費 Vivado HL Design Edition 版本

  • Vivado 實驗室版 : 外形更小巧,易于在實驗環(huán)境中安裝,包括全面 Design Edition 的全可編程及調(diào)試功能

最新功能

  • 器件支持

  • 航天級 Kintex UltraScale:- XQRKU060

  • XA Kintex-7:- XA7K160T

  • Virtex UltraScale+ HBM(-3 速度級):- XCVU31P、XCVU33P、XCVU35P、XCVU37P

  • Vivado 功能更新

  • 基于命令行的 Web 安裝程序

  • 增強的 VHDL2008 綜合構(gòu)造支持

  • 第三方電路板的集成型 GitHub 下載

  • 擁塞指標(biāo)、改進的 QOR 建議,以及一般性 SSI QOR 改進

  • 增強的調(diào)試功能:IBERT GTM、RF 分析儀、HBM 監(jiān)控器及總線圖查看

  • IP 子系統(tǒng)/內(nèi)核更新

  • 最新 50G RS-FEC(544、514):用于 5G 無線應(yīng)用的最新 FEC (2x26G) NRZ,在添加外部 bitmux 芯片時,可實現(xiàn) PAM-4 應(yīng)用

  • 集成型UltraScale/UltraScale+ 100G 以太網(wǎng)子系統(tǒng):全新可選 AXI 數(shù)據(jù)總線接口支持基于標(biāo)準(zhǔn)的接口

  • 10G/25G 以太網(wǎng)子系統(tǒng)、40G/50G 以太網(wǎng)子系統(tǒng)、集成型UltraScale/UltraScale+100G 以太網(wǎng)子系統(tǒng)、USXGMII、1G/10G/25G 以太網(wǎng)交換子系統(tǒng):通過基于所選特性創(chuàng)建統(tǒng)計邏輯,實現(xiàn)尺寸優(yōu)化的統(tǒng)計計數(shù)器

  • 視頻與影像 IP:視頻處理內(nèi)核新增對 8K30 分辨率的支持,視頻混頻器增加 16 層混合,而幀緩沖器則新增對 12 和 16bpc 的支持

  • SmartConnect:提高了面積效率、特別適合小型配置和 AXILite 端點

  • AXI Bram 控制器:改善了單拍事務(wù)處理的性能??膳渲玫淖x取時延,適用于緊密的時間間隔。

配套資源

UG949:UltraFAST 設(shè)計方法中文指南 (適用于 Vivado Design Suite)

長按識別二維碼開始下載

UG1197:UltraFast 高層次生產(chǎn)力設(shè)計方法 中文指南

長按識別二維碼開始下載

下載 Vivado 2019.1

請點擊 “閱讀原文”

賽靈思公眾號

打造靈活應(yīng)變,萬物智能的世界

長按二維碼關(guān)注我們


原文標(biāo)題:軟件更新:Vivado 2019.1 現(xiàn)已開放下載

文章出處:【微信公眾號:賽靈思】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 賽靈思
    +關(guān)注

    關(guān)注

    32

    文章

    1794

    瀏覽量

    131126
  • Vivado
    +關(guān)注

    關(guān)注

    19

    文章

    805

    瀏覽量

    66226
收藏 人收藏

    評論

    相關(guān)推薦

    vivado導(dǎo)入舊版本的項目,IP核心被鎖。

    vivado導(dǎo)入其他版本的項目的時候,IP核被鎖,無法解開,請問該如何解決。 使用軟件vivado 2019.2 導(dǎo)入項目使用版本:vivado 2018
    發(fā)表于 11-08 21:29

    Xilinx Vivado SDK 2019.1安裝教程

    下載這個最大的、支持所有的 OS 如 Windows/Linux 的安裝包。
    的頭像 發(fā)表于 10-29 09:47 ?195次閱讀
    Xilinx <b class='flag-5'>Vivado</b> SDK <b class='flag-5'>2019.1</b>安裝教程

    Vivado使用小技巧

    有時我們對時序約束進行了一些調(diào)整,希望能夠快速看到對應(yīng)的時序報告,而又不希望重新布局布線。這時,我們可以打開布線后的dcp,直接在Vivado Tcl Console里輸入更新后的時序約束。如果調(diào)整
    的頭像 發(fā)表于 10-24 15:08 ?170次閱讀
    <b class='flag-5'>Vivado</b>使用小技巧

    C2000軟件控制的固件更新過程

    電子發(fā)燒友網(wǎng)站提供《C2000軟件控制的固件更新過程.pdf》資料免費下載
    發(fā)表于 09-19 11:30 ?0次下載
    C2000<b class='flag-5'>軟件</b>控制的固件<b class='flag-5'>更新</b>過程

    PerfXCloud 重大更新 端側(cè)多模態(tài)模型 MiniCPM-Llama3-V 2.5 閃亮上架

    近日,PerfXCloud完成重大更新,上架了面壁小鋼炮 MiniCPM 系列的端側(cè)多模態(tài)模型 MiniCPM-Llama3-V 2.5,現(xiàn)已對平臺用戶免費開放體驗!
    的頭像 發(fā)表于 08-27 18:20 ?459次閱讀
    PerfXCloud 重大<b class='flag-5'>更新</b>  端側(cè)多模態(tài)模型 MiniCPM-Llama3-V 2.5 閃亮上架

    TARGET3001!進階篇—— Discover體驗版本開放下載

    大家好,最近很多朋友都在關(guān)注TARGET3001!這款EDA軟件,并表現(xiàn)出濃厚的興趣,紛紛詢問我有沒有體驗版本。作為一款應(yīng)用二十多年的成熟軟件,答案是:當(dāng)然有! TARGET3001!擁有相應(yīng)
    發(fā)表于 04-18 12:52

    Vivado 使用Simulink設(shè)計FIR濾波器

    文件。效果等同于自動操作的方法1,缺點是使用此方法綜合工程必須裝有對應(yīng)版本的matlab。 Vivado設(shè)計套件,賽靈思公司2012年發(fā)布的集成設(shè)計環(huán)境,隨著每季度的按時更新,現(xiàn)已發(fā)布最新版本為
    發(fā)表于 04-17 17:29

    使用P4和Vivado工具簡化數(shù)據(jù)包處理設(shè)計

    電子發(fā)燒友網(wǎng)站提供《使用P4和Vivado工具簡化數(shù)據(jù)包處理設(shè)計.pdf》資料免費下載
    發(fā)表于 01-26 17:49 ?0次下載
    使用P4和<b class='flag-5'>Vivado</b>工具簡化數(shù)據(jù)包處理設(shè)計

    如何禁止vivado自動生成 bufg

    Vivado中禁止自動生成BUFG(Buffered Clock Gate)可以通過以下步驟實現(xiàn)。 首先,讓我們簡要了解一下什么是BUFG。BUFG是一個時鐘緩沖器,用于緩沖輸入時鐘信號,使其更穩(wěn)
    的頭像 發(fā)表于 01-05 14:31 ?1850次閱讀

    Vivado 2023.2版本的新增功能

    Vivado在前一段時間更新了2023.2版本,經(jīng)過一段時間的使用這個版本還是很絲滑的,用起來挺舒服。
    的頭像 發(fā)表于 01-02 09:39 ?2793次閱讀
    <b class='flag-5'>Vivado</b> 2023.2版本的新增功能

    vivado軟件的安裝教程以及l(fā)icense

    vivado軟件的安裝教程以及l(fā)icense
    發(fā)表于 12-21 19:50

    VIVADO軟件使用問題總結(jié)

    【關(guān)鍵問題?。。。≈匾。?!】VIVADO會在MESSAGE窗口出提示很多錯誤和警告信息!
    的頭像 發(fā)表于 12-15 10:11 ?1725次閱讀
    <b class='flag-5'>VIVADO</b><b class='flag-5'>軟件</b>使用問題總結(jié)

    Vivado與ISE同時運行出現(xiàn)的奇怪現(xiàn)象

    近幾天調(diào)試開發(fā)板,主芯片是XC7A100T,用Vivado給開發(fā)板下載bit文件,正常工作。
    的頭像 發(fā)表于 12-04 09:54 ?910次閱讀

    使用 PCIE 更新 AMD ZYNQ? 的 QSPI Flash 參考設(shè)計

    的 QSPI 控制器,用來更新 Flash 的啟動分區(qū)。 軟件方面,移植了 Embedded SW 的相關(guān)驅(qū)動代碼至 xdma 平臺,并提供了一個簡單的上位機測試程序,用來燒寫啟動鏡像至 Flash 分區(qū)
    發(fā)表于 11-30 18:49

    使用Vivado高層次綜合(HLS)進行FPGA設(shè)計的簡介

    電子發(fā)燒友網(wǎng)站提供《使用Vivado高層次綜合(HLS)進行FPGA設(shè)計的簡介.pdf》資料免費下載
    發(fā)表于 11-16 09:33 ?0次下載
    使用<b class='flag-5'>Vivado</b>高層次綜合(HLS)進行FPGA設(shè)計的簡介