賽靈思領(lǐng)先一步推出Vivado設(shè)計(jì)套件，取得重大突破

新增自動(dòng)化 UltraFast 設(shè)計(jì)方法和 OpenCL 硬件加速功能，可有效加速7系列和 UltraScale器件的運(yùn)行，提供更佳的QoR和更強(qiáng)大的OpenCL內(nèi)核支持，并實(shí)現(xiàn)自動(dòng)化的UltraFast設(shè)計(jì)方法。

All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司今天宣布推出Vivado設(shè)計(jì)套件，這是業(yè)界唯一一款SoC增強(qiáng)型開發(fā)環(huán)境。該版本增加了UltraFast設(shè)計(jì)方法的自動(dòng)化功能，讓所有器件的運(yùn)行時(shí)間平均縮短達(dá)25%，性能提升5%。此外，還在Vivado HLS（高層次綜合)中新增了OpenCL內(nèi)核硬件加速功能。

目前已有2,500多家客戶接受了UltraFast設(shè)計(jì)方法的培訓(xùn)，UltraFast設(shè)計(jì)方法視頻教程也有30,000次觀看。賽靈思將不斷提高該設(shè)計(jì)方法的知名度和采用度，旨在提高設(shè)計(jì)人員的生產(chǎn)力。用UltraFast設(shè)計(jì)方法，設(shè)計(jì)團(tuán)隊(duì)可將設(shè)計(jì)收斂從此前的數(shù)月縮短到數(shù)周。

現(xiàn)在全新第二版本Vivado設(shè)計(jì)套件中的UltraFast設(shè)計(jì)方法，新增了Vivado對(duì) 28nm 7系列和20nm UltraScale 器件的支持。UltraScale架構(gòu)在全面可編程架構(gòu)的基礎(chǔ)上采用業(yè)界領(lǐng)先的ASIC技術(shù)，實(shí)現(xiàn)了數(shù)百Gbps的系統(tǒng)級(jí)性能，能以各種線路速率智能處理，從而將速率擴(kuò)展到了Tb甚至TFLOP級(jí)水平。新版設(shè)計(jì)方法還包括使用了Cadence、Mentor Graphics和Synopsys流程的高層次綜合、部分重配置以及驗(yàn)證工具。

增強(qiáng)工具功能

用UltraFast設(shè)計(jì)方法是提高生產(chǎn)力的最佳實(shí)踐方法，關(guān)鍵在于是否用正確的方法來(lái)制定設(shè)計(jì)約束以加快時(shí)序收斂。利用最新發(fā)布的交互式時(shí)序約束向?qū)В琕ivado設(shè)計(jì)套件版能自動(dòng)生成“生成即保證正確”的約束。該向?qū)?nèi)置的智能功能可通過(guò)查詢Vivado設(shè)計(jì)數(shù)據(jù)庫(kù)，抽取時(shí)鐘結(jié)構(gòu)和通常來(lái)源于IP重用的現(xiàn)有約束，然后指導(dǎo)用戶正確約束設(shè)計(jì)其它部分。

Vivado設(shè)計(jì)套件 版本還配套推出了最新賽靈思Tcl商店，設(shè)計(jì)人員可自行發(fā)布和分享合格腳本，用以執(zhí)行有用功能并提高生產(chǎn)力。在Vivado集成設(shè)計(jì)環(huán)境中即可可訪問(wèn)Tcl商店，該商店提供有開源腳本庫(kù)，設(shè)計(jì)人員使用這些腳本執(zhí)行的功能可擴(kuò)展Vivado設(shè)計(jì)套件的核心功能，而工具專家則能分享代碼，以提高更大用戶群的設(shè)計(jì)效率。今天宣布推出的Tcl應(yīng)用能提供定制報(bào)告、分析、優(yōu)化、工具流程控制和各種設(shè)計(jì)修改。

Vivado高層次綜合

Vivado HLS目前用于無(wú)線、醫(yī)療、國(guó)防和消費(fèi)類等應(yīng)用的高級(jí)算法中，用于加速IP創(chuàng)建、它可讓賽靈思All Programmable器件直接運(yùn)用C、C++和System C規(guī)范，無(wú)需手動(dòng)創(chuàng)建RTL。Vivado IP Integrator和Vivado HLS結(jié)合使用能大幅降低開發(fā)成本，相對(duì)于RTL而言能降低多達(dá)15倍。

隨著Vivado設(shè)計(jì)套件版的推出，Vivado HLS現(xiàn)在能為OpenCL內(nèi)核提供早期試用支持。OpenCL為編寫在不同異構(gòu)平臺(tái)上執(zhí)行的內(nèi)核提供了框架和語(yǔ)言，現(xiàn)在能無(wú)縫轉(zhuǎn)換為運(yùn)行于賽靈思All Programmable器件上的IP。此外，Vivado設(shè)計(jì)套件版借助最新線性代數(shù)庫(kù)還可將Vivado HLS擴(kuò)展用于各種信號(hào)處理應(yīng)用，從而快速生成C/C++算法IP，滿足Cholesky分解、奇異值分解(SVD)、QR因式分解和矩陣乘法等函數(shù)需求。

供貨情況

即日起，用戶即可登錄：china.xilinx.com/download，下載Vivado設(shè)計(jì)套件版本。所有 賽靈思SDK (軟件設(shè)計(jì)套件)和賽靈思IP軟件相關(guān)更新， 請(qǐng)參考相關(guān) 發(fā)布說(shuō)明。 另歡迎注冊(cè)觀看Vivado設(shè)計(jì)套件在線培訓(xùn)課程，充分利用UltraFast設(shè)計(jì)方法和基于Vivado設(shè)計(jì)套件的目標(biāo)參考設(shè)計(jì)，快速提高設(shè)計(jì)生產(chǎn)力。