電子硬件DIY視頻

Verilog HDL是一種硬件描述語言，以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言，用它可以表....

專用集成電路（ASIC）指應(yīng)特定用戶要求或特定電子系統(tǒng)的需要而設(shè)計、制造的集成電路。根據(jù)要求來設(shè)計、....

源代碼是相對目標(biāo)代碼和可執(zhí)行代碼而言的。 源代碼就是用匯編語言和高級語言寫出來的地代碼。

代碼就是程序員用開發(fā)工具所支持的語言寫出來的源文件，是一組由字符、符號或信號碼元以離散形式表示信息的....

由于FPGA具有布線資源豐富，可重復(fù)編程和集成度高，投資較低的特點，在數(shù)字電路設(shè)計領(lǐng)域得到了廣泛的應(yīng)....

FPGA的邏輯是通過向內(nèi)部靜態(tài)存儲單元加載編程數(shù)據(jù)來實現(xiàn)的，存儲在存儲器單元中的值決定了邏輯單元的邏....

FPGA同ASIC不同，開發(fā)的周期比較短，可以結(jié)合設(shè)計要求改變硬件的結(jié)構(gòu)，在通信協(xié)議不成熟的情況下可....

FPGA的設(shè)計流程包括算法設(shè)計、代碼仿真以及設(shè)計、板機調(diào)試，設(shè)計者以及實際需求建立算法架構(gòu)，利用ED....

異步時序電路是指電路中除以使用帶時鐘的觸發(fā)器外,還可以使用不帶時鐘的觸發(fā)器和延遲元件作為存儲元件;電....

使用至簡設(shè)計法，即可省略掉常規(guī)設(shè)計中的繁復(fù)思考過程。比如計數(shù)器的設(shè)計，只需要填入設(shè)置條件“什么情況下....

明德?lián)P至簡設(shè)計法，提取大量的實際項目，采用科學(xué)的手段統(tǒng)計分析，找出其內(nèi)在通用性部分，并建立相關(guān)的體系....

由潘文明先生開創(chuàng)的IC/FPGA至簡設(shè)計法，具備劃時代的意義。這種設(shè)計方法不僅將IC/FPGA學(xué)習(xí)難....

a、大多數(shù)目標(biāo)器件庫的dff都有異步復(fù)位端口，因此采用異步復(fù)位可以節(jié)省資源。

異步復(fù)位：它是指無論時鐘沿是否到來，只要復(fù)位信號有效，就對系統(tǒng)進行復(fù)位。用Verilog描述如下：

FPGA的邏輯是通過向內(nèi)部靜態(tài)存儲單元加載編程數(shù)據(jù)來實現(xiàn)的，存儲在存儲器單元中的值決定了邏輯單元的邏....

運用 FPGA可以實現(xiàn)板機調(diào)試、代碼仿真與其他有關(guān)的設(shè)計操作，確保當(dāng)前的代碼編寫方式以及設(shè)計方案都能....

在處理視頻信號時，F(xiàn)PGA芯片可以充分利用自身的速度和結(jié)構(gòu)優(yōu)勢，實現(xiàn)兵乓技術(shù)和流水線技術(shù)。在對外連接....

FPGA 芯片硬件結(jié)構(gòu)比較特殊，可以利用事先編輯的邏輯結(jié)構(gòu)文件調(diào)整內(nèi)部結(jié)構(gòu)，利用約束的文件來調(diào)整不同....

FPGA具有可編程的延遲數(shù)字單元，在通信系統(tǒng)和各類電子設(shè)備中有著比較廣泛的應(yīng)用，比如同步通信系統(tǒng)，時....

FPGA具有可編程的延遲數(shù)字單元，在通信系統(tǒng)和各類電子設(shè)備中有著比較廣泛的應(yīng)用，比如同步通信系統(tǒng)，時....

FPGA的工作頻率由FPGA芯片以及設(shè)計決定，可以通過修改設(shè)計或者更換更快的芯片來達到某些苛刻的要求....

FPGA由邏輯單元、RAM、乘法器等硬件資源組成，通過將這些硬件資源合理組織，可實現(xiàn)乘法器、寄存器、....

FPGA由邏輯單元、RAM、乘法器等硬件資源組成，通過將這些硬件資源合理組織，可實現(xiàn)乘法器、寄存器、....

可編程邏輯器件是通過EDA技術(shù)將電子應(yīng)用系統(tǒng)的既定功能和技術(shù)指標(biāo)具體實現(xiàn)的硬件載體，F(xiàn)PGA作為實現(xiàn)....

FPGA設(shè)計的主要難點是熟悉硬件系統(tǒng)以及內(nèi)部資源，保證設(shè)計的語言能夠?qū)崿F(xiàn)元器件之間的有效配合，提高程....

FPGA的設(shè)計流程包括算法設(shè)計、代碼仿真以及設(shè)計、板機調(diào)試，設(shè)計者以及實際需求建立算法架構(gòu)，利用ED....

FPGA 的基本結(jié)構(gòu)包括可編程輸入輸出單元，可配置邏輯塊，數(shù)字時鐘管理模塊，嵌入式塊RAM，布線資源....

FPGA設(shè)計不是簡單的芯片研究，主要是利用 FPGA 的模式進行其他行業(yè)產(chǎn)品的設(shè)計。 與 ASIC ....

至芯科技成立于2010年,是一家致力于高新技術(shù)培訓(xùn)和移動互聯(lián)網(wǎng)知識傳播的教育及研發(fā)機構(gòu)。時刻更新,精....

卷積神經(jīng)網(wǎng)絡(luò)是一類包含卷積計算且具有深度結(jié)構(gòu)的前饋神經(jīng)網(wǎng)絡(luò)，是深度學(xué)習(xí)的代表算法之一 。卷積神經(jīng)網(wǎng)絡(luò)....