搜索歷史

清空
搜索熱詞
      0
      • 聊天消息
      • 系統(tǒng)消息
      • 評(píng)論與回復(fù)
      VIP于 到期 續(xù)費(fèi)
      登錄后你可以
      • 下載海量資料
      • 學(xué)習(xí)在線課程
      • 觀看技術(shù)視頻
      • 寫(xiě)文章/發(fā)帖/加入社區(qū)
      會(huì)員中心
      創(chuàng)作中心
      發(fā)布
      創(chuàng)作活動(dòng)

      完善資料讓更多小伙伴認(rèn)識(shí)你，還能領(lǐng)取20積分哦，立即完善>

      3天內(nèi)不再提示

      玩兒轉(zhuǎn)FPGA

      文章：5 被閱讀：1.2w 粉絲數(shù)：0 關(guān)注數(shù)：0 點(diǎn)贊數(shù)：0

      廣告

      SC6301低功耗超低噪聲時(shí)鐘抖動(dòng)消除器

      SC6301是高性能時(shí)鐘調(diào)節(jié)器，支持JEDEC JESD204B。當(dāng)使用設(shè)備和SYSREF時(shí)鐘時(shí)，P....
      的頭像 玩兒轉(zhuǎn)FPGA 發(fā)表于 06-21 15:11 ?813次閱讀
      SC6301低功耗超低噪聲時(shí)鐘抖動(dòng)消除器

      SC6301低功耗超低噪聲時(shí)鐘抖動(dòng)消除器簡(jiǎn)介

      SC6301是高性能時(shí)鐘調(diào)節(jié)器，支持JEDEC JESD204B。當(dāng)使用設(shè)備和SYSREF時(shí)鐘時(shí)，P....
      的頭像 玩兒轉(zhuǎn)FPGA 發(fā)表于 06-21 15:10 ?993次閱讀
      SC6301低功耗超低噪聲時(shí)鐘抖動(dòng)消除器簡(jiǎn)介

      FPGA數(shù)字IO如何實(shí)現(xiàn)DAC功能

      假設(shè)方波頻率為f0。橫軸諧波次數(shù)為0的柱狀圖代表直流分量的幅值，也就是方波的平均電壓(與占空比有關(guān))....
      的頭像 玩兒轉(zhuǎn)FPGA 發(fā)表于 12-07 10:31 ?1533次閱讀

      剖析verilog2005的騷操作之對(duì)數(shù)函數(shù)

      小技巧分享: verilog下取對(duì)數(shù)其實(shí)可用$clog2這個(gè)系統(tǒng)函數(shù)，和自己找代碼里面寫(xiě)入funct....
      的頭像 玩兒轉(zhuǎn)FPGA 發(fā)表于 10-09 15:29 ?4298次閱讀
      剖析verilog2005的騷操作之對(duì)數(shù)函數(shù)

      log2在verilog中到底有什么用

      很多小伙伴對(duì)上一篇文章講的取對(duì)數(shù)沒(méi)感覺(jué)，覺(jué)得這個(gè)沒(méi)什么用。確實(shí)很多時(shí)候用不著，verilog本身不夠....
      的頭像 玩兒轉(zhuǎn)FPGA 發(fā)表于 10-08 11:23 ?4468次閱讀
      log2在verilog中到底有什么用