FPGA雜記

先給大家出一個(gè)題目：當(dāng)x為5時(shí)，y=x << 6 + x <<3 + x << 2 + x的結(jié)果為多少，即y的值是多少？

下載vscode老版本離線插件vsix文件的流程如下

JESD204B接口一般用在高速的AD和DA芯片上，用于傳輸采集到的數(shù)據(jù)。該接口相比LVDS可以減少....

Xilinx-vivado的網(wǎng)表形式有edf和dcp兩個(gè)方式，兩個(gè)方式各有不同。對(duì)于仿真來(lái)說(shuō)，兩者均....

Xilinx提供的手冊(cè)《ug1144-petalinux-tools-reference-guide....