搜索歷史

清空
搜索熱詞
      0
      • 聊天消息
      • 系統(tǒng)消息
      • 評論與回復
      VIP于 到期 續(xù)費
      登錄后你可以
      • 下載海量資料
      • 學習在線課程
      • 觀看技術視頻
      • 寫文章/發(fā)帖/加入社區(qū)
      會員中心
      創(chuàng)作中心
      發(fā)布
      創(chuàng)作活動

      完善資料讓更多小伙伴認識你，還能領取20積分哦，立即完善>

      3天內(nèi)不再提示

      Spinal FPGA

      文章：46 被閱讀：5.5w 粉絲數(shù)：1 關注數(shù)：0 點贊數(shù)：1

      廣告

      VSCode中Markdown借助plantuml繪制流程圖

      VSCode中Markdown里通過plantuml繪制流程圖，簡直不要太方便。
      的頭像 Spinal FPGA 發(fā)表于 10-28 11:19 ?203次閱讀

      FPGA中有狀態(tài)表項的存儲與管理

      一篇2014年的論文:《CACHE FOR FLOW CONTENT: SOLUTION TODEP....
      的頭像 Spinal FPGA 發(fā)表于 10-27 16:06 ?151次閱讀
      FPGA中有狀態(tài)表項的存儲與管理

      淺析SpinalHDL中Pipeline中的復位定制

      之前有系列文章介紹了SpinalHDL中Pipeline的使用，最近在一個功能模塊中真實的使用了這個....
      的頭像 Spinal FPGA 發(fā)表于 03-17 17:31 ?973次閱讀
      淺析SpinalHDL中Pipeline中的復位定制

      如何根據(jù)自己設計中的寄存器配置總線定義來生成一套寄存器配置模版

      無論是FPGA還是ASIC，系統(tǒng)設計中總會存在配置寄存器總線的使用，我們會將各種功能、調(diào)試寄存器掛載....
      的頭像 Spinal FPGA 發(fā)表于 03-04 13:56 ?1029次閱讀
      如何根據(jù)自己設計中的寄存器配置總線定義來生成一套寄存器配置模版

      Linux操作系統(tǒng)中如何按下PCIe的復位鍵

      在Linux操作系統(tǒng)中，看如何按下PCIe的復位鍵
      的頭像 Spinal FPGA 發(fā)表于 01-20 09:31 ?1392次閱讀
      Linux操作系統(tǒng)中如何按下PCIe的復位鍵

      狀態(tài)機該怎么監(jiān)控

      狀態(tài)機卡住的場景——通過狀態(tài)跳轉(zhuǎn)條件的DFX信號去判斷卡住的原因
      的頭像 Spinal FPGA 發(fā)表于 01-15 10:03 ?379次閱讀
      狀態(tài)機該怎么監(jiān)控

      推薦幾個不錯的Python庫

      作為一個在數(shù)據(jù)中心搬磚的邏輯開發(fā)，日常不是僅僅簡單的寫寫RTL就可以完事兒的。在數(shù)據(jù)中心，你可能連板....
      的頭像 Spinal FPGA 發(fā)表于 12-16 11:05 ?531次閱讀
      推薦幾個不錯的Python庫

      在SpinalHDL里在頂層一鍵優(yōu)化Stream/Flow代碼生成

      ? ? 在SpinalHDL里在頂層一鍵優(yōu)化代碼中Stream/Flow代碼生成的payload，f....
      的頭像 Spinal FPGA 發(fā)表于 12-14 09:05 ?622次閱讀

      借助GPT4理解仿真中競爭處理的方法

      上周微信群里的一個小伙伴提到的一個關于仿真中不達預期的一個問題，其中牽涉到關于仿真中信號競爭等問題。....
      的頭像 Spinal FPGA 發(fā)表于 11-25 14:23 ?547次閱讀
      借助GPT4理解仿真中競爭處理的方法

      SpinalHDL 1.9.4版本中的PackedBundle、PackedWordBundle的使用

      ? ? 聊一聊SpinalHDL 1.9.4版本中的PackedBundle、PackedWordB....
      的頭像 Spinal FPGA 發(fā)表于 11-11 15:35 ?1082次閱讀
      SpinalHDL 1.9.4版本中的PackedBundle、PackedWordBundle的使用

      pipeline高端玩法—優(yōu)先級介紹

      無論是SystemVerilog還是SpinalHDL,都有Last valid assignmen....
      的頭像 Spinal FPGA 發(fā)表于 11-04 10:13 ?595次閱讀
      pipeline高端玩法—優(yōu)先級介紹

      扒一扒pipeline中“spawn”的用法

      在Stage中，關于spawn，定義了下面的兩個API
      的頭像 Spinal FPGA 發(fā)表于 10-29 09:57 ?501次閱讀
      扒一扒pipeline中“spawn”的用法

      Pipeline中throwIt的用法

      字如其名，來看下Pipeline中throwIt的用法，是怎么個丟棄方式。
      的頭像 Spinal FPGA 發(fā)表于 10-21 16:24 ?508次閱讀
      Pipeline中throwIt的用法

      基于FPGA實現(xiàn)Mem加法器

      前段時間和幾個人閑談，看看在FPGA里面實現(xiàn)一個Mem加法器怎么玩兒
      的頭像 Spinal FPGA 發(fā)表于 10-17 10:22 ?560次閱讀
      基于FPGA實現(xiàn)Mem加法器

      pipeline高端玩法—看下FlushNext的用法

      在Stage里，有關flushNext提供的API有
      的頭像 Spinal FPGA 發(fā)表于 10-08 10:13 ?885次閱讀
      pipeline高端玩法—看下FlushNext的用法

      來看看Pipeline中的flush操作

      在Stage中，對于Flush有提供這兩個函數(shù)。
      的頭像 Spinal FPGA 發(fā)表于 09-24 14:17 ?731次閱讀

      一鍵獲取邏輯設計中的所有跨時鐘路徑

      之前在玩FPGA時，對于一個系統(tǒng)工程，當邏輯電路設計完成之后，一般會先拿給Vivado/Quartu....
      的頭像 Spinal FPGA 發(fā)表于 09-15 14:06 ?708次閱讀

      怎樣使用SpinalHDL Pipeline組件里的resulting及overloaded？

      關于stageableToData，在之前的文章中已有介紹，今天來看下stageableOverlo....
      的頭像 Spinal FPGA 發(fā)表于 09-11 09:47 ?968次閱讀
      怎樣使用SpinalHDL Pipeline組件里的resulting及overloaded？

      看下Stage中關于terminal的作用

      看完了前面的系列，對于Stageable、StageableKey是如何起作用的應該有一定的了解。今....
      的頭像 Spinal FPGA 發(fā)表于 09-02 14:15 ?912次閱讀

      連線對不對，仿真靠邊站，讓代碼自己做

      這里test2里面定義了10個StreamFifo，所有fifo的pop.valid通過或的形式連接....
      的頭像 Spinal FPGA 發(fā)表于 08-26 15:55 ?525次閱讀
      連線對不對，仿真靠邊站，讓代碼自己做

      pipeline高端玩法之Stage里的隱式轉(zhuǎn)換

      Scala里面的隱式轉(zhuǎn)換的好處是靈活，壞處就是太靈活。
      的頭像 Spinal FPGA 發(fā)表于 08-19 10:45 ?612次閱讀
      pipeline高端玩法之Stage里的隱式轉(zhuǎn)換

      一覽pipeline中所出現(xiàn)的五個基本要素

      stageable、StageableKey是最整個pipeline中的基本數(shù)據(jù)類型元素
      的頭像 Spinal FPGA 發(fā)表于 08-12 11:24 ?929次閱讀
      一覽pipeline中所出現(xiàn)的五個基本要素

      SpinalHDL里pipeline的設計思路

      如果你曾看過VexRSICV的設計，對于從事邏輯設計的你會驚訝從未想過邏輯設計還能這么來做。
      的頭像 Spinal FPGA 發(fā)表于 08-12 11:22 ?1203次閱讀

      一個簡單的pipeline是如何構建起來的？

      書接上文，一個最簡單的流水線例子，這里對data_in打兩拍做輸出
      的頭像 Spinal FPGA 發(fā)表于 08-12 11:18 ?1680次閱讀
      一個簡單的pipeline是如何構建起來的？

      SpinalHDL Simulation性能提升測試

      昨晚看SpinalHDL的Issues，其中有一個關于性能提升的case 吸引到了我，嘗試實驗到深夜....
      的頭像 Spinal FPGA 發(fā)表于 08-06 17:10 ?723次閱讀
      SpinalHDL Simulation性能提升測試

      Verilog代碼封裝后門訪問

      關于仿真里的后門訪問，之前的文章《三分鐘教會你SpinalHDL仿真中的后門讀寫》中有做過介紹，其針....
      的頭像 Spinal FPGA 發(fā)表于 07-15 10:22 ?814次閱讀
      Verilog代碼封裝后門訪問

      機器越多越新越好？實測Calibre任務性能曲線

      版圖文件很大，需要處理的數(shù)據(jù)量非常大，但本身的邏輯判斷并不復雜，所以通常不剛需高主頻機型，但要求多核....
      的頭像 Spinal FPGA 發(fā)表于 07-13 15:43 ?669次閱讀
      機器越多越新越好？實測Calibre任務性能曲線

      扒一扒PCIe中的Flow Control

      在處理TLP報文時，根據(jù)Fmt字段以及Type字段可以將TLP報文分為二十多種，當TLP報文送至數(shù)據(jù)....
      的頭像 Spinal FPGA 發(fā)表于 07-03 09:20 ?2218次閱讀
      扒一扒PCIe中的Flow Control

      PCIe鏈路層里的ACK/NAK介紹

      ??編 者 按? ? ????讀cocotbext-pcie源碼，有部分牽涉到數(shù)據(jù)鏈路層。雖然自工作....
      的頭像 Spinal FPGA 發(fā)表于 06-25 10:31 ?2699次閱讀
      PCIe鏈路層里的ACK/NAK介紹

      PCIe—Bar空間是怎么生效的

      PCIe接口相對來講還是打交道比較多的接口。無論是Intel還是Xilinx的IP也都接觸到過。
      的頭像 Spinal FPGA 發(fā)表于 06-05 10:47 ?6363次閱讀
      PCIe—Bar空間是怎么生效的