74ls90設(shè)計(jì)60進(jìn)制計(jì)數(shù)器

　　計(jì)數(shù)器種類很多。按構(gòu)成計(jì)數(shù)器中的各觸發(fā)器是否使用一個(gè)時(shí)鐘脈沖源來(lái)分，有同步計(jì)數(shù)器和異步計(jì)數(shù)器。根據(jù)計(jì)數(shù)制的不同，分為二進(jìn)制計(jì)數(shù)器、十進(jìn)制計(jì)數(shù)器和任意進(jìn)制計(jì)數(shù)器。根據(jù)計(jì)數(shù)器的增減趨勢(shì)，又分為加法、減法和可逆計(jì)數(shù)器。還有可預(yù)制數(shù)和可變程序功能計(jì)數(shù)器等等。目前，無(wú)論是TTL還是CMOS集成電路，都有品種較齊全的中規(guī)模集成計(jì)數(shù)器。使用者只要借助于器件手冊(cè)提供的功能和工作波形圖以及引出端的排列，就能正確運(yùn)用這些器件。

　　計(jì)數(shù)器在現(xiàn)代社會(huì)中用途中十分廣泛，在工業(yè)生產(chǎn)、各種和記數(shù)有關(guān)電子產(chǎn)品。如定時(shí)器，報(bào)警器、時(shí)鐘電路中都有廣泛用途。在配合各種顯示器件的情況下實(shí)現(xiàn)實(shí)時(shí)監(jiān)控，擴(kuò)展更多功能。

　　60進(jìn)制計(jì)數(shù)器，由于24進(jìn)制、60進(jìn)制計(jì)數(shù)器均由集成計(jì)數(shù)器級(jí)聯(lián)構(gòu)成，且都包含有基本的十進(jìn)制計(jì)數(shù)器，從設(shè)計(jì)簡(jiǎn)便考慮，芯片選擇同步十進(jìn)制計(jì)數(shù)器

　　1.計(jì)數(shù)器設(shè)計(jì)目的

　　1） 每隔1s，計(jì)數(shù)器增1；能以數(shù)字形式顯示時(shí)間。

　　2） 熟練掌握計(jì)數(shù)器的各個(gè)部分的結(jié)構(gòu)。 3） 計(jì)數(shù)器間的級(jí)聯(lián)。

　　4） 不同芯片也可實(shí)現(xiàn)六十進(jìn)制。

　　2.計(jì)數(shù)器設(shè)計(jì)組成

　　1） 用兩個(gè)74ls192芯片和一個(gè)與非門(mén)實(shí)現(xiàn)。

　　2） 當(dāng)定時(shí)器遞增到59時(shí)，定時(shí)器會(huì)自動(dòng)返回到00顯示，然后繼續(xù)計(jì)時(shí)。

　　3） 本設(shè)計(jì)主要設(shè)備是兩個(gè)74LS160同步十進(jìn)制計(jì)數(shù)器，并且由200HZ，5V電源供給。作高位芯片與作低芯片位之間級(jí)聯(lián)。

　　4） 兩個(gè)芯片間的級(jí)聯(lián)。

　　六十進(jìn)制計(jì)數(shù)器設(shè)計(jì)描述

　　1.設(shè)計(jì)的思路

　　1） 芯片介紹：

　　74LS90計(jì)數(shù)器是一種中規(guī)模二-五-十進(jìn)制異步計(jì)數(shù)器，管腳圖如圖所示。 R01、R02是計(jì)數(shù)器置0端，同時(shí)為1有效；R91和R92為置9端，同時(shí)為1時(shí)有效；若用A輸入，QA輸出，為二進(jìn)制計(jì)數(shù)器；如B為輸入，QB-QD可輸出五進(jìn)制計(jì)數(shù)器；將QA與B相連，A做為輸入端，QA-QD輸出十進(jìn)制計(jì)數(shù)器；若QD與A輸入端相連，B為輸入端，電路為二-五混合進(jìn)制計(jì)數(shù)器。

　　74LS192 為加減可逆十進(jìn)制計(jì)數(shù)器，CPU端是加計(jì)數(shù)器時(shí)鐘信號(hào)，CPD是減計(jì)數(shù)時(shí)鐘信號(hào)RD=1 時(shí)無(wú)論時(shí)鐘脈沖狀態(tài)如何，直接完成清零功能。RD=0，LD=0 時(shí)，無(wú)論時(shí)鐘脈沖狀態(tài)如何，輸入信號(hào)將立即被送入計(jì)數(shù)器的輸出端，完成預(yù)置數(shù)功能。

　　2） 十進(jìn)制可逆計(jì)數(shù)器74LS192引腳圖管腳及功能表

　　3） 74LS192是同步十進(jìn)制可逆計(jì)數(shù)器，它具有雙時(shí)鐘輸入，并具有清除和置數(shù)等功能，其引腳排列及邏輯符號(hào)如下所示：

　　圖中：PL為置數(shù)端，CPu為加計(jì)數(shù)端，CPd為減計(jì)數(shù)端，TCu為非同步進(jìn)位輸出端， TCd為非同步借位輸出端，P0、P1、P2、P3為計(jì)數(shù)器輸入端，MR為清除端，Q0、Q1、Q2、Q3為數(shù)據(jù)輸出端。

　　4） 利用兩片74ls192分別作為六十進(jìn)制計(jì)數(shù)器的高位和低位，分別與數(shù)碼管連接。把其中的一個(gè)芯片連接構(gòu)成十進(jìn)制計(jì)數(shù)器，另一個(gè)通過(guò)一個(gè)與門(mén)器件構(gòu)成一個(gè)六進(jìn)制計(jì)數(shù)器。

　　5） 如下圖：