高性能32位移位寄存器單元的設(shè)計

?

　　1 引言

　　本文給出了一種可用于32位以上CPU執(zhí)行單元的移位寄存器電路，并針對CISC指令集INTEL X86進(jìn)行了優(yōu)化(由于RISC指令集中移位類指令實(shí)現(xiàn)比較簡單，故沒有在文中討論);采用指令預(yù)處理的技術(shù)和通過冗余位，能很方便的實(shí)現(xiàn)帶進(jìn)位標(biāo)志 CF移位和設(shè)置CF位，并使得每條移位指令的平均執(zhí)行速度為兩個指令周期。它有效地提高了CPU對移位類指令的執(zhí)行性能，并且作為一個基本的內(nèi)核單元能很方便地移植到不同指令集(RISC或 CISC)的CPU設(shè)計之中。

　　2 32位CPU中執(zhí)行單元總體結(jié)構(gòu)

　　我們所設(shè)計的32位CPU的執(zhí)行部分采用雙總線結(jié)構(gòu)，數(shù)據(jù)總線(Abus，Bbus)的寬度是32位。由于移位類指令如果用ALU進(jìn)行實(shí)現(xiàn)的話，必然會耗費(fèi)太多的CPU周期，為實(shí)現(xiàn)在一個指令周期內(nèi)對32位數(shù)據(jù)進(jìn)行任意位的移位操作，因此有必要在執(zhí)行單元中設(shè)計專用硬件移位寄存器，在執(zhí)行移位類指令時由它進(jìn)行32位數(shù)據(jù)的移位。

　　圖1給出了32位CPU執(zhí)行單元總體結(jié)構(gòu)數(shù)據(jù)流結(jié)構(gòu)簡圖，并省略了所有控制信號。圖中Abus為雙向32數(shù)據(jù)總線，Bbus為單向32位數(shù)據(jù)總線。由于考慮到要實(shí)現(xiàn)INTEL X86系列所有的移位類指令(RCR，RCL，ROR，ROL等)，所以移位寄存器在設(shè)計時采用雙輸入端，即實(shí)際該移位寄存器最大能實(shí)現(xiàn)64位移位。通過特殊的指令預(yù)設(shè)置方法，并通過增加冗余位實(shí)現(xiàn)標(biāo)志位的設(shè)置。

?

　　3 移位寄存器單元的設(shè)計

　　3.1 矩陣移位器和樹狀移位器

　　在CPU中移位寄存器單元的設(shè)計一般采用的是矩陣結(jié)構(gòu)和樹狀結(jié)構(gòu)的移位器。

　　3.1.1 矩陣結(jié)構(gòu)(Matrix Style)移位器

　　它的結(jié)構(gòu)為一傳輸門組成的陣列。行數(shù)等于操作數(shù)據(jù)寬度，列數(shù)等于最多能移位數(shù)如圖2所示(以4位舉例)。

?

　　其中A3～A0是4位數(shù)據(jù)輸入線，sh3～sh0是 4根控制信號線。每次進(jìn)行N位移位操作，對應(yīng)的shN為高，其它控制信號為低。

　　這種結(jié)構(gòu)的優(yōu)點(diǎn)是：(1)數(shù)據(jù)傳輸?shù)乃俣瓤?，每個信號到達(dá)輸出端只經(jīng)過了一級傳輸，不受移位器位數(shù)限制;(2)版圖很規(guī)整。缺點(diǎn)是：(1)每根控制信號的負(fù)載太大，如32位移位器，每根信號線(sh0,sh1,……sh31)都要驅(qū)動32個開關(guān)管;(2)所需晶體管數(shù)目太多，如n位移位器所需晶體管數(shù)為2× n×n=2n2 (傳輸門部分采用CMOS實(shí)現(xiàn))，所帶來的功耗和芯片面積也會增加;(3)每一移位操作只需一根控制線為1，所以需輔以額外的譯碼單元。