QuartusII中Tsu/Tco的約束方法

　　Tsu/Tco 在Quartus II 的報(bào)告中有兩種不同含義.

　　1. 片內(nèi)的Tsu/Tco 是指前級(jí)觸發(fā)器的Tco 和后級(jí)觸發(fā)器的Tsu, 一般來說都是幾百ps 級(jí)別的. 可以通過“List Paths”命令查看。這里的Tsu/Tco 主要由器件工藝決定, 工作時(shí)在受到溫度,電壓的影響略有變化.(如下圖所示)

?

　　2. 管腳上的Tsu/Tco 它是保證系統(tǒng)Famx 重要的Timing 元素(如下圖示). 比如: 兩個(gè)芯片之間工作在100MHZ, 因?yàn)?00M 的周期為10ns, (現(xiàn)忽略PCB 走線的延遲), 如果某信號(hào)對(duì)FPGA 來說是輸入, 那么前級(jí)芯片的Tco 加上FPGA 的Tsu 就不能夠超過10ns. 如果某信號(hào)對(duì)于FPGA 來說是輸出,那么FPGA 的Tco 加上后級(jí)芯片的Tsu 也不能夠超過10ns. 只有這樣,才能夠保證片間通信正常。因此對(duì)FPGA 的管腳進(jìn)行適當(dāng)?shù)腡co/Tsu 的時(shí)序約束,是至關(guān)重要的Timing 設(shè)計(jì)技巧.

?

　　管腳上的Tsu/Tco 分為以下三個(gè)部分.

　　1) IOE 走線的延遲. 這個(gè)延遲在管腳的Tsu/Tco 延遲中占有相當(dāng)?shù)谋壤?Altera 的器件為了降低Tsu/Tco 在IOE 上的延遲, 專門在IOE 中設(shè)置了兩種類型的觸發(fā)器, 即 : Fast Input register(FPGA 的管腳為輸入時(shí),優(yōu)化Tsu), Fast Output Register(FPGA 的管腳為輸出時(shí)，用于優(yōu)化Tco)

　　2) 內(nèi)部邏輯走線的延遲。在Altera 的FPGA 中, 由若干個(gè)基本資源LE 構(gòu)成一個(gè)LAB,比如： Stratix Gx 是10 個(gè)LE 組成一個(gè)LAB. LAB 橫向和縱向排列形成陣列. 在FPGA 中,以LAB 為基本單元, 根據(jù)走線長度的不同,分為C4(表示橫跨4 個(gè)LAB 的走線資源),C8,C16,R4,R8,16,R24 等不同的走線資源，不同的器件支持不同的走線資源。

　　3) 觸發(fā)器的Tsu/Tco 的需求,這里的Tsu/Tco, 這是由器件工藝決定的,最小的Tsu/Tco 的要求. 在實(shí)際的工作環(huán)境中,受溫度,電壓的變化有微小的變化.

　　前面提到：對(duì)FPGA 的管腳進(jìn)行適當(dāng)?shù)腡co/Tsu 的時(shí)序約束,是至關(guān)重要的Timing 設(shè)計(jì)技巧.關(guān)鍵是在出了問題的時(shí)候,怎么去解決?

　　Quartus II 有四處可以對(duì)Tsu/Tco 進(jìn)行約束.

　　1. 全局時(shí)序約束. 在Quartus II 中執(zhí)行Assignments..Timing Setting 彈出如下界面.設(shè)計(jì)者可以根據(jù)系統(tǒng)Fmax 的要求去約束Tsu/Tco.

?

　　2. 執(zhí)行Assignments..Assignment Editor 命令,得到如下界面.設(shè)計(jì)者可以根據(jù)本設(shè)計(jì)的要求,對(duì)輸入/輸出管腳設(shè)置Tsu/Tco 的約束;也可以約束內(nèi)部觸發(fā)器的Tsu/Tco 的值。(如下圖所示)

?

　　3.執(zhí)行Assignments.. Assignment Editor 命令,選擇”All”或者”Logic Options” ，對(duì)管腳進(jìn)行Tsu/Tco 的約束.

?

　　在”To” 選擇對(duì)應(yīng)的管腳,在Assignment Name 中選擇”Fast Input Register” 來約束Tsu, 選擇”Fast Output Register” 來約束Tco. 這也是邏輯工程師通常說的: 為減少Tsu/Tco 的值，放到IOE 中.