0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

如何在Vivado中添加時序約束呢?

冬至子 ? 來源:FPGA入門到精通 ? 作者:未可知摩爾 ? 2023-06-26 15:21 ? 次閱讀

今天介紹一下,如何在Vivado中添加時序約束,Vivado添加約束的方法有3種:xdc文件、時序約束向導(Constraints Wizard)、時序約束編輯器(Edit Timing Constraints )

一、XDC文件

使用VIvado的“Source文件管理器”直接創(chuàng)建新的xdc文件或者添加已有的xdc文件。

具體步驟如下:

第一步:點擊“+”

圖片

第二步:選擇“Add or create constraints”,點擊“next”

圖片

第三步:如果是添加文件則點擊“Add Files”,如果是新建文件,則點擊“Create File”

圖片

第四步:如果是新建文件,則輸入文件名,點擊“OK”,再點擊“Finish”即可

圖片

這樣就可以,在source界面中的“Constraints”中看到新建的文件。

圖片

雙擊打開新建的xdc文件,寫入約束語句即可。

創(chuàng)建XDC文件的方式很靈活,但在添加約束時需要謹慎一些,因為一些錯誤的約束可能會導致電路出錯或性能下降。

二、時序約束向導(Constraints Wizard)

時序約束向導是Vivado提供的一個交互式添加約束工具。

可以幫助用戶通過簡單的設置界面來自動生成xdc文件中的TIMING約束。

第一步:將HDL代碼綜合

圖片

第二步:點擊VIvado左邊導航欄的“Synthesis”的“Constraints Wizard”。

圖片

第三步:如果未創(chuàng)建xdc文件,vivado會提示新建新的xdc文件。

圖片

第四步:進入時序約束向導界面

時序約束向導是按照主時鐘約束、衍生時鐘約束、輸入延遲約束、輸出延遲約束、時序例外約束、異步時鐘約束等的順序來依次創(chuàng)建時鐘約束的。

圖片

點擊下一步,這里只演示填入主時鐘,輸入時鐘周期,點擊“skip to finish”。

圖片

圖片

最后點擊finish,生成約束會自動保存到xdc文件中。

三、時序約束編輯器(Edit Timing Constraints )

時序約束編輯器是Vivado中提供的可視化界面,用于修改編輯在xdc文件的時序約束,用戶通過這個界面可以添加/刪除約束、調整約束優(yōu)先級及修改約束屬性。

第一步:將HDL代碼綜合完后,點擊VIvado左邊導航欄的“Synthesis”的“Edit Timing Constraints”。

圖片

第二步:彈出編輯界面,如下圖所示,先在左側選擇時序約束類型,再點擊右側窗口的“+”

號,開始添加時序約束命令。

圖片

第三步,點擊紅框中“...”,打開搜索端口界面,再點擊“find”按鈕,自動彈出搜索到端口號。

圖片

圖片

第四步:選中需要添加約束的端口,如“clk”,點擊右側箭頭,移動到“選中窗口”,再點擊“set”按鈕。

圖片

圖片

第五步:輸入約束端口名,并設置時鐘周期和占空比,點擊“OK”。

圖片

第六步:按“ctrl+s”快捷鍵保存,最下方的預覽窗口會顯示設置的時鐘約束,而且會自動保存到xdc約束文件中。

圖片

與直接xdc文件相比,時序約束編輯器提供了時序約束詳細的分類和說明,更容易理解和使用。

四、總結

本文分享了Vivado中常用的添加時序約束的方法,大家可以按照自己的習慣和喜好選擇方式即可。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA開發(fā)
    +關注

    關注

    1

    文章

    43

    瀏覽量

    14869
  • 時序約束
    +關注

    關注

    1

    文章

    115

    瀏覽量

    13403
  • Vivado
    +關注

    關注

    19

    文章

    804

    瀏覽量

    66224
收藏 人收藏

    評論

    相關推薦

    VIVADO時序約束及STA基礎

    時序約束的目的就是告訴工具當前的時序狀態(tài),以讓工具盡量優(yōu)化時序并給出詳細的分析報告。一般在行為仿真后、綜合前即創(chuàng)建基本的時序
    的頭像 發(fā)表于 03-11 14:39 ?9640次閱讀

    FPGA主時鐘約束詳解 Vivado添加時序約束方法

    在FPGA設計,時序約束的設置對于電路性能和可靠性都至關重要。在上一篇的文章,已經(jīng)詳細介紹了FPGA時序
    發(fā)表于 06-06 18:27 ?1w次閱讀
    FPGA主時鐘<b class='flag-5'>約束</b>詳解 <b class='flag-5'>Vivado</b><b class='flag-5'>添加</b><b class='flag-5'>時序</b><b class='flag-5'>約束</b>方法

    如何給每個RM添加約束?對RM添加約束的步驟有哪些

    在常規(guī)非DFX(Dynamic Function eXchange)的Vivado設計,我們可能會碰到給某一個指定的模塊添加特定的約束。
    的頭像 發(fā)表于 08-17 09:22 ?695次閱讀
    如何給每個RM<b class='flag-5'>添加</b><b class='flag-5'>約束</b>?對RM<b class='flag-5'>添加</b><b class='flag-5'>約束</b>的步驟有哪些<b class='flag-5'>呢</b>?

    FPGA開發(fā)如何對整個設計添加時序約束

    在輸入信號到輸出信號,因為經(jīng)過的傳輸路徑、寄存器、門電路等器件的時間,這個時間就是時序。開發(fā)工具不知道我們路徑上的要求,我們通過時序約束來告訴開發(fā)工具,根據(jù)要求,重新規(guī)劃,從而實現(xiàn)我
    的頭像 發(fā)表于 07-31 14:50 ?6419次閱讀
    FPGA開發(fā)<b class='flag-5'>中</b>如何對整個設計<b class='flag-5'>添加</b><b class='flag-5'>時序</b><b class='flag-5'>約束</b>

    時序警告,新手求問約束的問題

    過長的意思(我也不知理解的對不對):想問一下各位大蝦,這個問題該如何處理?看大家說的添加約束是指在VIVADO里面設置些什么然后布線的時候就不會這樣WNS TNS為負值了么?誠心求教
    發(fā)表于 09-06 20:08

    時序約束時序分析 ppt教程

    時序約束時序分析 ppt教程 本章概要:時序約束時序分析基礎常用
    發(fā)表于 05-17 16:08 ?0次下載

    FPGA時序約束設計

    一個好的FPGA設計一定是包含兩個層面:良好的代碼風格和合理的約束。時序約束作為FPGA設計不可或缺的一部分,已發(fā)揮著越來越重要的作用。毋庸置疑,
    發(fā)表于 11-17 07:54 ?2534次閱讀
    FPGA<b class='flag-5'>中</b>的<b class='flag-5'>時序</b><b class='flag-5'>約束</b>設計

    Vivado的靜態(tài)時序分析工具Timing Report的使用與規(guī)范

    過程必須以滿足XDC約束為目標來進行。那么: 如何驗證實現(xiàn)后的設計有沒有滿足時序要求? 如何在開始布局布線前判斷某些約束有沒有成功設置?
    發(fā)表于 11-17 18:03 ?3.6w次閱讀
    <b class='flag-5'>Vivado</b><b class='flag-5'>中</b>的靜態(tài)<b class='flag-5'>時序</b>分析工具Timing Report的使用與規(guī)范

    添加時序約束的技巧分析

    。 在添加全局時序約束時,需要根據(jù)時鐘頻率劃分不同的時鐘域,添加各自的周期約束;然后對輸入輸出端口信號
    發(fā)表于 11-25 09:14 ?2569次閱讀

    時序約束資料包】培訓課程Timing VIVADO

    維持嗎? 1、Vivado基本操作流程 2、時序基本概念 3、時序基本約束和流程 4、Baselining時序
    發(fā)表于 08-06 15:08 ?530次閱讀

    何在Vivado應用物理優(yōu)化獲得更好的設計性能

    物理優(yōu)化是Vivado實現(xiàn)流程更快時序收斂的重要組成部分。 了解如何在Vivado應用此功
    的頭像 發(fā)表于 11-23 06:06 ?4016次閱讀

    Vivado進行時序約束的兩種方式

    上面我們講的都是xdc文件的方式進行時序約束,Vivado還提供了兩種圖形界面的方式,幫我們進行時序
    的頭像 發(fā)表于 03-08 17:17 ?2w次閱讀
    <b class='flag-5'>Vivado</b>進行<b class='flag-5'>時序</b><b class='flag-5'>約束</b>的兩種方式

    Vivado設計約束功能概述

    XDC約束可以用一個或多個XDC文件,也可以用Tcl腳本實現(xiàn);XDC文件或Tcl腳本都要加入到工程的某個約束集(set);雖然一個約束集可以同時
    的頭像 發(fā)表于 06-30 11:27 ?3666次閱讀

    何在Vivado添加時序約束

    前面幾篇文章已經(jīng)詳細介紹了FPGA時序約束基礎知識以及常用的時序約束命令,相信大家已經(jīng)基本掌握了時序約束
    的頭像 發(fā)表于 06-23 17:44 ?2236次閱讀
    如<b class='flag-5'>何在</b><b class='flag-5'>Vivado</b><b class='flag-5'>中</b><b class='flag-5'>添加</b><b class='flag-5'>時序</b><b class='flag-5'>約束</b>

    Vivado綜合階段什么約束生效?

    Vivado綜合默認是timing driven模式,除了IO管腳等物理約束,建議添加必要的時序約束,有利于綜合邏輯的優(yōu)化,同時綜合后的de
    的頭像 發(fā)表于 07-03 09:03 ?661次閱讀