系統(tǒng)硬件設(shè)計(jì) - 紅外動(dòng)目標(biāo)識(shí)別跟蹤系統(tǒng)的DSP+FPGA實(shí)現(xiàn)

　　系統(tǒng)硬件設(shè)計(jì)

　　系統(tǒng)硬件原理框圖如圖2所示，為了設(shè)計(jì)和描述的方便，我們把硬件模塊的電路結(jié)構(gòu)劃分為以下幾個(gè)單元：視頻接口單元、輸入輸出FIFO視頻圖像存儲(chǔ)器、數(shù)字圖像處理單元（DSP）、可編程控制器、與PC的PCI接口電路等。

　　圖2系統(tǒng)硬件原理框圖

　　1視頻接口單元

　　紅外運(yùn)動(dòng)目標(biāo)識(shí)別與跟蹤系統(tǒng)的視頻源是紅外攝像機(jī)提供的視頻信號(hào)。紅外攝像機(jī)有兩路視頻輸出，即模擬視頻輸出和數(shù)字視頻輸出。本系統(tǒng)要求硬件模塊對(duì)兩路視頻信號(hào)都能夠進(jìn)行處理。因此，必須對(duì)輸入視頻信號(hào)進(jìn)行預(yù)處理，為數(shù)字圖像處理單元（DSP）提供必要的視頻數(shù)據(jù)和視頻同步數(shù)據(jù)。視頻接口單元框圖如圖3所示。

　　2 輸入輸出緩沖FIFO

　　設(shè)置輸入輸出緩沖FIFO的目的是在高速器件和低速器件之間設(shè)置一個(gè)緩沖區(qū)，可以避免高速器件因等待低速器件的數(shù)據(jù)而使系統(tǒng)的效率降低。A/D芯片送出的數(shù)字信號(hào)的時(shí)鐘頻率約為12MHz（模擬通道時(shí)鐘12.51MHz，數(shù)字通道時(shí)鐘12MHz），而處理卡上DSP的總線頻率高達(dá)50MHz，兩者差異較大，所以采用輸入輸出緩沖FIFO是必要的?；谝陨峡紤]，最終選用Cypress公司的CY7C4275。它的容量為32K×18，最大存取速度可達(dá)到l0ns。

　　3 可編程控制器（FPGA）

　　在本系統(tǒng)中，F(xiàn)PGA控制了絕大部分單元，包括通道選擇／電平轉(zhuǎn)換芯片、輸入輸出 FIFO、SRAM、DSP、PCI接口電路等。利用FPGA芯片的系統(tǒng)內(nèi)可編程（ISP）性能，完成所有DSP外圍芯片的控制邏輯；并在其中設(shè)置狀態(tài)寄存器、命令字寄存器和專用寄存器，完成與主機(jī)的實(shí)時(shí)通信，接收主機(jī)傳送的命令信息和向主機(jī)傳送所需要的狀態(tài)信息。

　　在本系統(tǒng)中，數(shù)字信道為14bit，模擬為8bit，需要由FPGA對(duì)信號(hào)進(jìn)行第一次裝配（區(qū)別于DSP為了顯示而對(duì)圖像按FGB格式進(jìn)行的第二次裝配），即將數(shù)字／模擬信號(hào)／數(shù)據(jù)均轉(zhuǎn)換為16bit的數(shù)據(jù)，然后將兩個(gè)16bit數(shù)據(jù)裝配成一個(gè)32bit的數(shù)據(jù)。

　　4數(shù)字圖像存儲(chǔ)器（SRAM）

　　紅外動(dòng)目標(biāo)識(shí)別與跟蹤系統(tǒng)要完成對(duì)運(yùn)動(dòng)目標(biāo)的識(shí)別與跟蹤。其實(shí)現(xiàn)算法必然涉及到對(duì)多幀（差分處理，至少兩幀）視頻圖像的處理。為了給實(shí)現(xiàn)算法提供較為充裕的存儲(chǔ)空間，我們選用的存儲(chǔ)器能容納６場(chǎng)視頻圖像。因此，最后選用的存儲(chǔ)器是Giga SemIConductor公司的兩片GS74116，其每片容量為256K×16bit，存取速度為15ns?？紤]到我們視頻圖像每場(chǎng)的數(shù)據(jù)量為76800像素，兩片512K的SRAM可以存下至少6張視頻圖像。在本系統(tǒng)中，我們?cè)O(shè)置了4幀圖像存儲(chǔ)空間，其余空間用于存放目標(biāo)小圖、DSP裝配數(shù)據(jù)等，數(shù)據(jù)空間具體地址分配如圖4所示。

　　圖4 SRAM數(shù)據(jù)空間分配

　　5 數(shù)字圖像處理模塊（DSP）

　　DSP采用TI公司的TMS320C6202芯片。我們采用隔點(diǎn)、隔行的亞抽樣。抽樣后，每幀圖像大小約為20KB，總計(jì)約需80KB的數(shù)據(jù)空間，TMS320C6202的片內(nèi)數(shù)據(jù)空間足夠所需。我們對(duì)DSP芯片的內(nèi)部空間分配如圖5所示。

　　圖5 DSP內(nèi)部空間分配

　　6 PCI接口電路

　　由于本系統(tǒng)與PC的接口是PCI接口。為了避免受困于PCI接口繁雜的數(shù)據(jù)傳送協(xié)議，充分發(fā)揮PCI總線的數(shù)據(jù)傳送能力，PCI接口電路采用PCI9054芯片。它是PCI總線專用接口芯片，具有數(shù)據(jù)傳送快、數(shù)據(jù)傳送簡(jiǎn)單等優(yōu)點(diǎn)。在33MHz的PCI總線工作頻率下，它的最大數(shù)據(jù)吞吐能力為132MB/s。

　　PCI9054與DSP的數(shù)據(jù)交換或通信是通過(guò)DSP芯片內(nèi)部的兩個(gè)寄存器實(shí)現(xiàn)的，即地址寄存器XBISA；數(shù)據(jù)寄存器XBD。對(duì)PCI9054及DSP芯片而言，它們互相并不能直接訪問(wèn)對(duì)方的資源，數(shù)據(jù)交換必須由這兩個(gè)寄存器中繼，如圖6所示。

　　圖6 PCI9054與DSP連接圖