基于DDS芯片AD9956的LFM信號發(fā)生器

　　本文介紹的AD9956就是一種高集成度的高性能DDS芯片,它可產(chǎn)生高分辨率?高掃描率?可編程的信號,可廣泛地應用于雷達信號源中?

　　1 AD9956的主要特點參數(shù)

　　AD9956可產(chǎn)生μHz頻率分辨率?精微電流消耗的高分辨率?可編程信號源,并可根據(jù)需要配置成多種電路,因而可用于雷達和掃描系統(tǒng)中FM啁啾聲信號的生成?汽車雷達?測試和測量設備以及聲光設備驅(qū)動器之中?

　　AD9956的主要性能指標如下:

　　●具有400MSPS內(nèi)部DDS時鐘速率;

　　●帶14位DAC和48位頻率調(diào)諧字;

　　●帶有200MHz輸入的相位檢測器;

　　●可進行電荷泵電流的數(shù)字控制;

　　●可對650MHz PECL驅(qū)動器的轉(zhuǎn)換速率進行編程控制;

　　●1kHz失調(diào)時的相位噪音小于135dBc/Hz;

　　●160MHz時的SFDR為80dB;

　　●可進行25MBps寫速度串行I/O控制;

　　●帶有可編程?1~16 相位檢測器和50MHz預標定器(÷M,÷N);

　　●內(nèi)含可編程的RF預標定器(÷R)(R=2,4,8);

　　●工作電壓為1.8V;

　　●I/O和電荷泵電源電壓為3.3V;

　　●可用軟件控制功耗;

　　●采用48引腳MLF封裝?

　　2 管腳分布

　　AD9956引腳排列如圖1所示?該器件的主要引腳包括串口復位信號(SYNC_I/O)?I/O更新信號(I/O UPDATE)?RF預標定器和DDS參考時鐘輸入(RF_IN)?

　　3 結(jié)構(gòu)原理

　　AD9956的功能框圖如圖2所示?AD9956內(nèi)部由DDS核?RF分頻DAC?鑒相器/電荷泵和一個差分時鐘驅(qū)動器組成?其工作特性包括精確調(diào)諧的48-bit相位累加器?可提供匹配系統(tǒng)時延的14-bit相位偏移字以及可提供線性掃頻的24-bit頻率累加器?儲存在相位累加器中的瞬時值可表示正弦頻率的瞬時相位?在每個系統(tǒng)時鐘周期,相位累加器的增量由儲存在控制寄存器中的頻率調(diào)諧字(FTW)決定,它一般通過FTW增加其值?直到溢出(超出最大值)?由于較大的FTW會引起頻繁的溢出,因此可表示更高的頻率?相反,較小的FTW會導致較慢的溢出以表示較低的頻率?

　　4 高線性度LFM信號發(fā)生器

　　線性調(diào)頻連續(xù)波雷達的距離分辨力一般可由線性調(diào)頻信號的帶寬和線性度決定?因此在雷達應用中,產(chǎn)生高線性度的寬帶線性調(diào)頻信號至關重要?由于AD9956的調(diào)諧分辨率達10μHz?所以利用AD9956可產(chǎn)生高線性度的寬帶線性調(diào)頻連續(xù)波(LFMCW)信號?其原理圖如圖3所示?

　　傳統(tǒng)的PLL電路會遇到兩個基本限制:首先,反饋環(huán)路上的分頻器是整數(shù)值,因此環(huán)路的分辨率受限?其次,簡單的分頻器用在環(huán)路上時,其環(huán)路增益是靜態(tài)的,這一點限制了輸出頻率的掃描?而AD9956把DDS部分用在了PLL環(huán)路上,這樣就克服了傳統(tǒng)PLL的兩個限制?

　　圖3中的DDS線性掃頻輸出的信號經(jīng)DAC轉(zhuǎn)變?yōu)槟M信號后,再通過低通濾波器輸入鑒相器的OSC和OSC端,鑒相器輸出CP_OUT通過低通濾波器后作為VCO輸入,最后再將VCO輸出經(jīng)過R分頻器后輸入到DDS的輸入端?

　　該設計中的DDS掃頻起始頻率為24MHz,終止頻率為25MHz,最高分辨率達10μHz?VCO掃頻起始頻率為2.6GHz,終止頻率為2.7GHz分辨率達0.01μHz?

　　通過編程可以改變掃頻速率及分辨率,同時可以改變輸出頻率?AD9956控制字的改變可通過計算機串口實現(xiàn)?其主過程為:首先是主復位RESET ,主要任務是清除所有的累加器并使所有的寄存器恢復為默認值;其次是送串口數(shù)據(jù)?SDI/O ,其中3-線方式只做輸入,2-線方式則既做輸入也做輸出;第三是更新串口(I/O UPDATE),即把所有I/O緩沖器里的數(shù)據(jù)送到各自對應的寄存器中,以實現(xiàn)對掃頻速率?分辨率及輸出頻率的編程?