DDS信號(hào)發(fā)生器原理與經(jīng)典DDS信號(hào)發(fā)生器設(shè)計(jì)方案

　　DDS信號(hào)發(fā)生器采用直接數(shù)字頻率合成（Direct Digital Synthesis，簡(jiǎn)稱DDS）技術(shù)，把信號(hào)發(fā)生器的頻率穩(wěn)定度、準(zhǔn)確度提高到與基準(zhǔn)頻率相同的水平，并且可以在很寬的頻率范圍內(nèi)進(jìn)行精細(xì)的頻率調(diào)節(jié)。采用這種方法設(shè)計(jì)的信號(hào)源可工作于調(diào)制狀態(tài)，可對(duì)輸出電平進(jìn)行調(diào)節(jié)，也可輸出各種波形。

　　DDS原理

　　在介紹DDS信號(hào)發(fā)生器原理之前我們先了解一下DDS原理。

　　若對(duì)一正弦波形進(jìn)行采樣，每周期為 m 個(gè)采樣點(diǎn)，分別記為 1～m。 對(duì)應(yīng)每次參考時(shí)鐘 f c ， 輸出一個(gè)采樣點(diǎn)，輸出圖中所示的一個(gè)周期的正弦，需要 m 個(gè)時(shí)鐘周期，則輸出的波形頻率為 f a =f c/m。對(duì)于這種情況， 每次時(shí)鐘到來時(shí)，相位累加器加 1 ，則就會(huì)在第 i 個(gè)時(shí)鐘周期輸出 第 i 個(gè)采樣點(diǎn)（ i = 1～m） ，第 m + 1 個(gè)時(shí)鐘輸出第 1 個(gè)采樣點(diǎn)，以此循壞，這時(shí)的相位累加器實(shí) 際上是步進(jìn)為 1 的模 m 計(jì)數(shù)器。 如果每次時(shí)鐘到來時(shí)， 總是間隔一個(gè)采樣點(diǎn)輸出，即相位累 加器的步進(jìn)為 2 ，這時(shí)在第 i 個(gè)周期輸出第 2i 個(gè)采樣點(diǎn)，輸出波形如圖 1. 2 的波形 b，顯然波 形 b 的頻率是 a 的 2 倍，即 f b = 2 f a 。

　　綜上所述，如果相位累加器的步進(jìn)為 B， 則輸出波形的頻率為 B×f a ， f a 是最小的輸 出頻率稱為頻率分辨率或步進(jìn)間隔， B 為頻率控制字。給定不同的頻率控制字即可輸出不同 的頻率。頻率輸出公式為： f 0 = fc/m* B

　　在實(shí)際設(shè)計(jì)中，如果累加器長(zhǎng)度為N ，則可以有2N 個(gè)存儲(chǔ)單元存儲(chǔ)采樣數(shù)據(jù)，如果我們 對(duì)一個(gè)周期的波形進(jìn)行2N 個(gè)點(diǎn)的采樣，即m = 2N ， 此時(shí)輸出頻率f o 和系統(tǒng)時(shí)鐘頻率f c ，相 fc f0 = N B 2 位累加器長(zhǎng)度N 以及頻率控制字B的關(guān)系為： 為了使波形輸出不失真，根據(jù)奈奎 斯特定理， B最高為2 N - 1 。另外要提高DDS 的精度，就需要分母越大越好，即采樣點(diǎn)的個(gè)數(shù) 越多，越接近實(shí)際波形。但實(shí)際上不可能提供如此之多的存儲(chǔ)空間，這就需要對(duì)采樣點(diǎn)進(jìn)行量 化。如圖1 （c） 所示，如果量化單位為K，則前K 個(gè)點(diǎn)的值總是相同的，為采樣值1 ，第二組K 個(gè) 采樣點(diǎn)的值為采樣值2 ，以此類推，第i 組K 個(gè)采樣點(diǎn)的值為采樣值i ， 共需要m/K個(gè)存儲(chǔ)單元 來存儲(chǔ)m/K個(gè)采樣點(diǎn)。

　　DDS 的雜散來源之一就是相位累加器相位舍位造成的雜散?，F(xiàn)有的頻率控制主要采用 二進(jìn)制頻率控制原理。這是因?yàn)?FPGA 采用二進(jìn)制的數(shù)據(jù)處理機(jī)制以及波形存儲(chǔ)器的二進(jìn) 制尋址方式，所以通常情況下 mK、m、K 都是二進(jìn)制整數(shù)，如 m = 2^N ，這就要求對(duì)計(jì)算結(jié)果 進(jìn)行十進(jìn)制近似取舍，造成了波形發(fā)生器的輸出頻率以及頻率分辨率存在無法消除的誤差。

　　DDS 以數(shù)控振蕩器的方式，產(chǎn)生頻率、相位可控制的正弦，電路包括了基準(zhǔn)時(shí)鐘源、相位累加器、相位調(diào)制器、正弦ROM 查找表、D/A 轉(zhuǎn)換 器和低通濾波器等。 頻率控制字N 和相位控制字M 分別控制DDS 所輸出的正弦波的頻率和相 位。DDS 系統(tǒng)的核心是相位累加器，它由一個(gè)N 位累加器與N 位相位寄存器構(gòu)成。時(shí)鐘脈沖每觸發(fā)一次， 累加器便將頻率控制數(shù)據(jù)與相位寄存器輸出的累加相位數(shù)據(jù)相加， 然后把相加后的結(jié)果送至相位寄存器的數(shù)據(jù)輸入端。 相位寄存器將累加器在上一個(gè)時(shí)鐘作用后所產(chǎn)生的新相位數(shù)據(jù)反饋到累加器的輸入端， 以使加法器在下一個(gè)時(shí)鐘的作用下繼續(xù)與頻率控制數(shù)據(jù)相加。 這樣， 相位累加器在參考時(shí)鐘的作用下將進(jìn)行線性相位累加， 當(dāng)相位累加器累加滿時(shí)， 就會(huì)產(chǎn)生一次溢出， 以完成一個(gè)周期性的動(dòng)作， 這個(gè)周期就是DDS 合成信號(hào)的一個(gè)頻率周期， 相位累加器的溢出頻率就是DDS 輸出的信號(hào)頻率。 相位寄存器的輸出與相位控制字相加， 結(jié)果作為正弦查找表的地址。 查找表由ROM 構(gòu)成， 其內(nèi)部存有一個(gè)完整周期正弦波的數(shù)字幅度信息， 每個(gè)查找表的地址對(duì)應(yīng)正弦波中的一個(gè)相位點(diǎn)。 查找表把輸入地址信息映射成正弦波幅度信號(hào)， 同時(shí)輸出到D/A 轉(zhuǎn)換器的輸入端， 通過D/A 可將數(shù)字量形式的波形幅值轉(zhuǎn)換成所要求的合成頻率模擬量形式信號(hào)。 低通濾波器用于衰減和濾除不需要的取樣分量， 以便輸出頻譜純凈的正弦波信號(hào)。

　　DDS信號(hào)發(fā)生器原理

　　DDS信號(hào)發(fā)生器原理是建立在采樣定理基礎(chǔ)上，首先對(duì)需要產(chǎn)生的波形進(jìn)行采樣，將采樣值數(shù)字化后存入存儲(chǔ)器作為查找表，然后通過查表讀取數(shù)據(jù)，再經(jīng)D/A轉(zhuǎn)換器轉(zhuǎn)換為模擬量，將保存的波形重新合成出來。DDS基本原理框圖如圖所示。

　　除了濾波器之外，DDS系統(tǒng)都是通過數(shù)字集成電路實(shí)現(xiàn)的，易于集成和小型化。系統(tǒng)的參考時(shí)鐘源通常是一個(gè)具有高穩(wěn)定性的晶體振蕩器，為各組成 部分提供同步時(shí)鐘。頻率控制字（FSW）實(shí)際上是相位增量值（二進(jìn)制編碼）作為相位累加器的累加值。相位累加器在每一個(gè)參考時(shí)鐘脈沖輸入時(shí)，累加一次頻率，其輸出相應(yīng)增加一個(gè)步長(zhǎng)的相位增量。由于相位累加器的輸出連接在波形存儲(chǔ)器（ROM）的地址線上，因此其輸出的改變就相當(dāng)于查表。這樣就可以通過查表 把存儲(chǔ)在波形存儲(chǔ)器內(nèi)的波形抽樣值（二進(jìn)制編碼）查找出來。ROM的輸出送到D/A轉(zhuǎn)換器，經(jīng)D/A轉(zhuǎn)換器轉(zhuǎn)換成模擬量輸出。

編輯推薦：四十種DDS信號(hào)發(fā)生器資料專題

　　DDS信號(hào)發(fā)生器設(shè)計(jì)

　　1、方案設(shè)計(jì)與論證

　　設(shè)計(jì)的DDS信號(hào)發(fā)生器系統(tǒng)以STC89C52芯片為核心控制，通過可編程放大電路實(shí)現(xiàn)了正弦波、方波的輸出功能，其頻率步進(jìn)值和幅度步進(jìn)值達(dá)到了設(shè)計(jì)要求。

　　本設(shè)計(jì)采用直接數(shù)字頻率合成。單片機(jī)從鍵盤獲得控制信息，控制兩路DDS芯片AD9850產(chǎn)生的兩路設(shè)定頻率的正弦波和方波。輸出信號(hào)經(jīng)過調(diào)整后輸入AD7524可以在單片機(jī)的控制下完成對(duì)信號(hào)的程控誤差。從DDS模塊輸出的兩路信號(hào)經(jīng)過低通濾波和直流偏置將兩路信號(hào)輸入模擬乘法器AD835，一路作為載波，一路作為調(diào)制波，從AD835產(chǎn)生調(diào)制波。同時(shí)可以將DDS信號(hào)輸入到CD4046B芯片進(jìn)行振蕩輸出調(diào)頻信號(hào)。