MCU時鐘設(shè)計方案

1 CRG的SPEC參考

1.1 時鐘設(shè)計需求

（1）生成AHB時鐘，APB時鐘，RTC時鐘；（2）AHB最高時鐘頻率為98MHz；（3）APB時鐘為AHB同步時鐘，且可以配置AHB時鐘的1/2,1/4,1/8；（4）RTC時鐘單獨控制時鐘，時鐘頻率1KHz；（5）各外設(shè)時鐘可以單獨門控，滿足低功耗要求。

1.2 時鐘設(shè)計要點

（1）DFT可控，隔離，可觀測。（2）上電工作外部參考時鐘，PLL穩(wěn)定后，時鐘自動切換。（3）低功耗要求，在系統(tǒng)不工作時，時鐘自動關(guān)閉。（4）各個外設(shè)時鐘均能門控。

1.3 時鐘設(shè)計電路

看上圖，首先進來的是8M時鐘，給PLL倍頻。OSC_OUT是OSC_IN取反得到的，這是外部時鐘要求的。經(jīng)過無毛刺切換后，就產(chǎn)生sys_clk系統(tǒng)時鐘，然后進入一個分頻模塊；分頻之后的時鐘進入ICG，產(chǎn)生apb和ahb時鐘。這個ICG看做是一個buffer，對sys_clk做門控，時鐘路徑時鐘是sys_clk系統(tǒng)時鐘，注意這里出來是不是分頻時鐘，而是sys_clk出來的，分頻時鐘只是控制作用而已。

2 時鐘的無毛刺切換

2.1 毛刺的產(chǎn)生

兩個時鐘頻率可以彼此完全無關(guān)，或者它們可以是彼此的倍數(shù)。在任何一種情況下，都有可能在切換時在時鐘線上產(chǎn)生毛刺。時鐘線上的毛刺對整個系統(tǒng)是危險的，因為它可能被某些寄存器解釋為捕獲時鐘邊沿而被其他寄存器忽略。毛刺的處理分為兩種，當(dāng)時鐘是彼此的倍數(shù)時是一種，完全無關(guān)的兩個時鐘處理又是一種。

2.2 倍數(shù)關(guān)系的時鐘毛刺解決方案

著一篇文章很值得參考！

其原理是，先gating住之前選擇的時鐘，然后再放開將要選擇的時鐘。下圖顯示了防止源時鐘相互倍數(shù)的時鐘開關(guān)輸出出現(xiàn)毛刺的解決方案。在每個時鐘源的選擇路徑中插入一個負(fù)邊沿觸發(fā)的D觸發(fā)器。

2.3?針對無關(guān)時鐘源的毛刺保護

先前避免時鐘開關(guān)輸出處的毛刺的方法需要兩個時鐘源彼此的倍數(shù)，在該實現(xiàn)中沒有處理異步信號的機制。當(dāng)兩個時鐘源彼此完全無關(guān)時，異步行為的源可以是SELECT信號或從一個時鐘域到另一個時鐘域的反饋。同步器只是兩級觸發(fā)器，其中第一級通過鎖定數(shù)據(jù)來幫助穩(wěn)定數(shù)據(jù)，這一級可以用上升沿，也可以用下降沿，用上升沿是為了節(jié)省時間然后將數(shù)據(jù)傳遞到下一級，后一級的DFF必須使用clock下降沿，因為是用AND門進行g(shù)ating。

2.4 RTL代碼

module clk_sw(
     input   wire    clk_a,
     input   wire    clk_b,
     input   wire    rst_n,
     input   wire    sel,
     output  wire    clk_o
 );
 reg     clk_a_en ;
 reg     clk_b_en ;
 always @(posedge clk_a or negedge rst_n) begin
     if(~rst_n)                         
      clk_a_en     <=  1'b0 ;
     else                                
     clk_a_en     <=  ~sel & ~clk_b_en   ;
 end
 always @(posedge clk_b or negedge rst_n) begin
     if(~rst_n)                          
     clk_b_en     <=  1'b0  ;
     else                                
     clk_b_en     <=  sel  & ~clk_a_en   ;
end
assign  clk_o   =   (clk_a & clk_a_en) | (clk_b & clk_b_en) ;
endmodule