基于8051內(nèi)核SoC的模擬驗證與仿真

?

　　1 概 述

　　隨著集成電路工藝技術(shù)的發(fā)展和EDA設(shè)計水平的迅速提高，基于知識產(chǎn)權(quán)IP(Intellectual Property)核進(jìn)行系統(tǒng)芯片SOC(System on Chip)設(shè)計的能力和技術(shù)得到了大大提高。利用該技術(shù)，可以將整個系統(tǒng)包括微處理器、ASIC、內(nèi)存和外設(shè)等集成到一個芯片中。在進(jìn)行SoC 芯片設(shè)計過程中，由于8051系列單片機的廣泛使用和成熟的技術(shù)，許多SoC芯片的設(shè)計者在選用8位處理器做內(nèi)核時常采用8051。SoC芯片的設(shè)計是十分復(fù)雜的，不僅要考慮芯片IP核的系統(tǒng)構(gòu)成、軟硬件協(xié)同設(shè)計、不同工藝的綜合等問題，還要考慮在設(shè)計過程中，如何實現(xiàn)對芯片的模擬驗證以及設(shè)計成功后針對該芯片仿真裝置的實現(xiàn)，從而促進(jìn)所設(shè)計系統(tǒng)芯片的迅速推廣。

　　2 SoC芯片的設(shè)計技術(shù)

　　2.1 軟硬件協(xié)同設(shè)計流程

　　SoC芯片是一種以可重用IP核為基礎(chǔ)，以軟硬件協(xié)同設(shè)計為主要設(shè)計方法的芯片設(shè)計技術(shù)[1]。參考文獻(xiàn)[2]提出的SoC設(shè)計流程如圖1所示。

?

　　系統(tǒng)芯片經(jīng)軟硬件劃分后，設(shè)計基本分為兩部分：芯片硬件設(shè)計和軟件協(xié)同設(shè)計。芯片硬件設(shè)計包括硬件描述、時序設(shè)計、驗證等;軟件協(xié)同設(shè)計要考慮指令集、指令編譯系統(tǒng)、開發(fā)集成環(huán)境、模擬仿真設(shè)備等。為達(dá)到盡快上市的目的，要求這兩方面并行展開，甚至要求在芯片上市之前，相應(yīng)的開發(fā)裝置和仿真環(huán)境就應(yīng)該建立起來。對于需要進(jìn)行程序掩模的芯片，這種要求就更加迫切。

　　2.2 應(yīng)用于固網(wǎng)短消息電話的SoC設(shè)計

　　該芯片是根據(jù)中國電信對于固網(wǎng)短消息話機的要求而設(shè)計的系統(tǒng)芯片，可以廣泛應(yīng)用于來電顯示電話(CID：Calling Identify Delivery)和固網(wǎng)短消息電話等。

　　該系統(tǒng)芯片將CPU和多個模擬功能模塊(CID部分)集成到一個芯片內(nèi)，采用8051為CPU核，指令集與標(biāo)準(zhǔn)8051完全兼容;CID部分由FSK調(diào)制解調(diào)器、DTMF(雙音多頻)撥號、CAS(CPE Alerting Signal)信號檢測、振鈴檢測等IP核組成。這是一個數(shù)模混合并具備完整電話功能的系統(tǒng)芯片。系統(tǒng)結(jié)構(gòu)如圖2所示。

?

　　設(shè)計中，8051核與各功能IP核通過寄存器和數(shù)據(jù)總線實現(xiàn)數(shù)據(jù)交換。

　　8051內(nèi)部有256字節(jié) RAM，其中后128字節(jié)為特殊功能寄存器。我們在該芯片設(shè)計中將CID部分電路所用寄存器(共12個)定義在該區(qū)間內(nèi)。

　　該芯片工作流程如下：振鈴檢測模塊在檢測到振鈴信號后，置位RING_F寄存器中相應(yīng)位，產(chǎn)生中斷或經(jīng)CPU輪循檢測;軟件響應(yīng)該信號后置位FSK_F中FSK使能寄存器，F(xiàn)SK解調(diào)器工作，F(xiàn)SK在接收到數(shù)據(jù)后，置位FSK_F中數(shù)據(jù)準(zhǔn)備好寄存器，產(chǎn)生中斷或CPU輪循檢測，軟件通過數(shù)據(jù)總線讀出該數(shù)據(jù);CAS模塊根據(jù)CAS_F中CAS捕獲時間寄存器檢測，收到CAS信號后，置位CAS_F中相應(yīng)寄存器，產(chǎn)生中斷;DTMF信號產(chǎn)生模塊根據(jù)DTMF_F寄存器內(nèi)容發(fā)出DTMF信號。