基于DSP與CPLD的多通道數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

引言

?????? 用于實(shí)時(shí)控制的嵌入式系統(tǒng)有多路模擬量輸入，要求對多路輸入進(jìn)行連續(xù)掃描并進(jìn)行高速高精度處理，具有16位16路差分輸入通道的ADS7805能夠滿足系統(tǒng)通道數(shù)量及精度的要求。通道的快速切換及系統(tǒng)關(guān)鍵控制信號的產(chǎn)生成為制約系統(tǒng)性能的瓶頸，利用TMS320LF2407A豐富的I/O接口及高頻時(shí)鐘，配合EPM3032A靈活的譯碼功能，則可以控制ADS7805進(jìn)行多個(gè)通道的高精度高速數(shù)據(jù)采集，由于采用了DSP與CPLD等可編程器件，系統(tǒng)可操作性得到了保證，也極大地簡化了硬件電路。

1 系統(tǒng)結(jié)構(gòu)設(shè)計(jì)

????? 系統(tǒng)以DSP與CPLD為核心構(gòu)建，模擬信號從多路復(fù)用器接入，利用CPLD使能或禁止其輸出，DSP的I/O引腳控制通道的選擇，當(dāng)選通一路時(shí)，多路復(fù)用器輸出差分再經(jīng)過運(yùn)放轉(zhuǎn)為單端信號作為ADC的輸入，ADC片選由DSP的I/O引腳控制，啟動(dòng)由CPLD控制，當(dāng)片選有效時(shí)啟動(dòng)ADC，并按照規(guī)定的時(shí)序控制片選信號，ADC開始工作，轉(zhuǎn)換結(jié)果輸出到CPLD譯碼得到的地址。ADC與DSP之間的緩沖器件用來做電平匹配，利用CPLD將其鎖定在選通狀態(tài)。ADC在轉(zhuǎn)換完成時(shí)發(fā)起一個(gè)外部中斷到DSP，請求DSP處理轉(zhuǎn)換結(jié)果[1]。

2 硬件設(shè)計(jì)

　　模擬信號輸入到多路復(fù)用器ADG726（ADI公司產(chǎn)品），1.8～5.5V電源供電，由引腳VDD輸入；接受16路差分或32路單端模擬信號輸入（引腳S1A～S16A，S1B～S16B）。DA，DB為差分信號輸出引腳；A0～A3是通道選擇控制引腳。片選引腳CSA、CSB低電平有效。引腳EN、WR分別為芯片使能和寫使能，EN低有效，WR上的有效電平波形如圖2所示。

　　信號從DA，DB引腳輸出之后，在到達(dá)ADC之前先轉(zhuǎn)成單端信號，這里采用ADI公司易用型運(yùn)放AD620，±12V模擬電源供電。

　　ADI公司生產(chǎn)的低功耗16位模數(shù)轉(zhuǎn)換器ADS7805為逐次逼近型結(jié)構(gòu)，+5V單電源供電，標(biāo)準(zhǔn)±10V輸入，最小采樣率100KSPS。REF引腳接內(nèi)部或者外部參考電壓，用于設(shè)定模擬輸入電壓范圍，與模擬地之間連接一個(gè)2.2μF的鉭電容，本設(shè)計(jì)采用內(nèi)部參考；VANA引腳是+5V模擬電源輸入端，并聯(lián)一個(gè)0.1μF和一個(gè)10μF的鉭電容接到模擬地上；VDIG為數(shù)字電源輸入端，直接連到VANA上。AGND1和AGND2是模擬地；CAP引腳為參考緩沖電容，與模擬地之間接一個(gè)2.2μF鉭電容；DGND是數(shù)字地；BYTE引腳電平?jīng)Q定轉(zhuǎn)換結(jié)果的字節(jié)位置，低電平時(shí)引腳6到13輸出結(jié)果的高8位，引腳15到22輸出結(jié)果的低8位，高電平時(shí)正好相反。當(dāng)啟動(dòng)引腳R//C為低時(shí)，片選CS的下降沿激活一次轉(zhuǎn)換。BUSY在轉(zhuǎn)換時(shí)保持低電平，轉(zhuǎn)換完成時(shí)變高。轉(zhuǎn)換結(jié)果由16個(gè)引腳并行輸出，經(jīng)過緩沖74LVTH16245A做5V到3.3V的電平轉(zhuǎn)換到DSP，輸出引腳為三態(tài)驅(qū)動(dòng)。

　　系統(tǒng)的主控制器采用TI(德州儀器)公司的TMS320LF2407A，3.3V靜態(tài)CMOS工藝，40MIPS，具有16位地址總線，16位數(shù)據(jù)總線，3個(gè)獨(dú)立的存儲空間，包括可用的64K字程序空間，35.5K字?jǐn)?shù)據(jù)空間以及64K字I/O空間。訪問不同的存儲空間時(shí)，DSP有相應(yīng)的引腳作為選通信號，即PS對應(yīng)程序空間，DS對應(yīng)數(shù)據(jù)空間，IS對應(yīng)I/O空間，均為低電平有效。本設(shè)計(jì)將ADC映射到I/O空間。TMS320LF2407A具有豐富的通用數(shù)字I/O口，利用其中一個(gè)對ADS7805進(jìn)行啟動(dòng)控制。通道選擇也由數(shù)字I/O實(shí)現(xiàn)，利用DSP 4個(gè)I/O引腳作為ADG726的4-16譯碼輸入可選擇系統(tǒng)的16路差分。設(shè)計(jì)將ADC的BUSY引腳接到DSP的外部中斷引腳XINT1上，當(dāng)BUSY上升沿到來時(shí)，將觸發(fā)DSP外部中斷，中斷的極性、優(yōu)先級均可軟件設(shè)定。EMP3032A是ALTERA公司推出的高性價(jià)比CPLD，在系統(tǒng)中用來控制ADC的引腳CS，配合引腳R//C來激活A(yù)DC，對CS的控制同時(shí)也將ADC映射在了DSP的I/O空間，因?yàn)槭笴S變?yōu)橛行У目刂七壿媮碜杂贑PLD對DSP的4根地址線（A15到A12）及IS的譯碼。多路復(fù)用器的寫使能由CPLD控制，即ADG726也被映射在DSP的I/O空間，這樣設(shè)計(jì)的優(yōu)點(diǎn)是對映射地址執(zhí)行一個(gè)讀操作就能得到需要的時(shí)序，雖然利用DSP的數(shù)字I/O引腳也能實(shí)現(xiàn)，但是需要在軟件中模擬信號的時(shí)序，實(shí)現(xiàn)由高到低、延時(shí)并上跳變的過程，相對較復(fù)雜[2-4]。