基于FPGA和DDS的信號(hào)源設(shè)計(jì)
1 引言
直接數(shù)字頻率合成DDS(Direct Digital Synthesizer)是基于奈奎斯特抽樣定理理論和現(xiàn)代器件生產(chǎn)技術(shù)發(fā)展的一種新的頻率合成技
2010-02-21 09:15:21
1833 
DDS基本原理及性能特點(diǎn)實(shí)現(xiàn)DDS的三種技術(shù)方案
2021-04-07 06:02:42
300MHz,雙路正交輸出）DDS芯片，以及兩片AD8009高速運(yùn)算放大器組成（可輸出較大幅度的高速信號(hào)，放大倍數(shù)可調(diào)，Vpp最高可達(dá)10V），可以滿足用戶對(duì)于高速信號(hào)產(chǎn)生的要求，用戶可以借助FPGA核心模塊板
2013-01-27 19:07:26
DDS的工作原理是什么？基于DSP Builder和DDS設(shè)計(jì)基于FPGA的DDS設(shè)計(jì)
2021-05-06 06:27:03
DDS專用芯片與基于FPGA的DDS的區(qū)別什么地方，優(yōu)勢(shì)在哪？關(guān)于DDS選型，DAC的位數(shù)影響DDS的什么性能，怎么選擇合適DAC位數(shù)？AD995X系列與AD991x系列那個(gè)相噪性能雜散好？輸出約20MHz的時(shí)鐘，希望能推薦一款相噪和雜散性能好的芯片。
2018-08-06 09:13:36
FPGA實(shí)現(xiàn)直接數(shù)字頻率合成（DDS）的原理、電路結(jié)構(gòu)和優(yōu)化方法介紹了利用現(xiàn)場(chǎng)可編程邏輯門陣列FPGA實(shí)現(xiàn)直接數(shù)字頻率合成（DDS）的原理、電路結(jié)構(gòu)和優(yōu)化方法。重點(diǎn)介紹了DDS技術(shù)在FPGA中的實(shí)現(xiàn)
2012-08-11 18:10:11
用FPGA做DDS，請(qǐng)教這種由于輸出信號(hào)的各位跳變時(shí)間有差異導(dǎo)致的毛刺怎么解決？
2017-05-17 09:57:54
本帖最后由 Nancyfans 于 2019-8-9 16:55 編輯
線上線下培訓(xùn)課程推薦課程名稱：FPGA周六班，快速入門FPGA課程鏈接：http://url.elecfans.com
2019-08-02 16:09:06
` 本帖最后由 明德?lián)P吳老師 于 2020-6-15 11:27 編輯
基于FPGA的DDS信號(hào)發(fā)生器設(shè)計(jì)信號(hào)發(fā)生器是一種能提供各種頻率、輸出電平的電信號(hào)的設(shè)備，又稱信號(hào)源或振蕩器。其在各種電信
2020-06-15 11:25:38
你好！我們使用DDS芯片AD9954時(shí)遇到如下問題：FPGA基帶板產(chǎn)生FSK調(diào)制方式的2Mbit/S的碼流給AD9954，AD9954內(nèi)部時(shí)鐘400MHz（20MHz的20倍），若基帶板和DDS同源
2018-12-11 10:02:36
ISE軟件，使用IP core調(diào)用DDS，產(chǎn)生正弦載波，使用調(diào)頻200M時(shí)鐘做為DDS輸入，功能仿真沒問題，但后仿真卻不顯示波形，只是一根紅線，是不是頻率過高啊，還是什么設(shè)置問題，請(qǐng)各位高人賜教，小弟初學(xué)FPGA
2013-03-20 20:37:32
最近初學(xué)FPGA，想實(shí)現(xiàn)鎖相放大器功能，想問能否在一塊板子上（SPARTAN——6）完成AD轉(zhuǎn)換、DDS、濾波和乘法運(yùn)算功能
2017-12-21 22:13:02
發(fā)生器。函數(shù)信號(hào)發(fā)生器的實(shí)現(xiàn)方法通常是采用分立元件或單片專用集成芯片，但其頻率不高，穩(wěn)定性較差，且不易調(diào)試，開發(fā)和使用上都受到較大限制。隨著可編程邏輯器件(FPGA)的不斷發(fā)展，直接頻率合成(DDS)技術(shù)
2012-05-12 23:01:54
芯片的可編程性和實(shí)現(xiàn)方案易改動(dòng)的特點(diǎn),提出了一種基于FPGA和DDS技術(shù)的任意波形發(fā)生器設(shè)計(jì)方案。目前任意波形發(fā)生器的設(shè)計(jì)還在進(jìn)行中。本文只給出實(shí)驗(yàn)階段的三相正弦波的產(chǎn)生代碼和仿真波形，產(chǎn)生的并不是任意波形了。DDS設(shè)計(jì)要求：頻率分辨率
2015-05-30 10:50:36
現(xiàn)在很多信號(hào)發(fā)生器是基于 DDS 技術(shù)開發(fā)的。但是看其性能指標(biāo)有些不明白的地方，不知道是怎么實(shí)現(xiàn)的？比如 采樣率是 500MSa/s, 輸出頻率 100MHz那么他是怎么做到最大頻率下不失真的呢？假如是基于 DDS的話，按照上面的指標(biāo)，一個(gè)正弦周期是用5個(gè)點(diǎn)來描繪的。波形應(yīng)該不會(huì)很好的才是。
2020-10-13 16:21:42
1 引言 直接數(shù)字頻率合成(DDS)是近幾年一種新型的頻率合成法，其具有頻率切換速度快，頻率分辨率高，以及便于集成等優(yōu)點(diǎn)。在此，設(shè)計(jì)了基于DDS的頻譜分析儀，該頻譜分析儀依據(jù)外差原理，被測(cè)信號(hào)與本征頻率混頻，實(shí)現(xiàn)信號(hào)的頻譜分析。
2019-05-31 08:01:58
信息顯示在LCD液晶顯示屏上。各硬件模塊之間的協(xié)調(diào)工作通過嵌入式軟核處理器NiosⅡ用編程實(shí)現(xiàn)控制。本設(shè)計(jì)所搭建的LCD12864控制器是通過編程實(shí)現(xiàn)的IP核。關(guān)鍵詞：DDS；FPGA技術(shù)；順序存儲(chǔ)；NiosⅡ；IP核
2019-06-21 07:10:53
脈寬調(diào)制技術(shù)(PWM)目前廣泛應(yīng)用在電力、電子、微型計(jì)算機(jī)、自動(dòng)控制等多個(gè)學(xué)科領(lǐng)域。本設(shè)計(jì)采用基于FPGA的直接數(shù)字頻率合成(DDS)技術(shù)，通過D／A轉(zhuǎn)換進(jìn)行程控放大，實(shí)現(xiàn)了三相功率可控的PWM信號(hào)。
2019-08-26 06:54:24
基于FPGA 的DDS 調(diào)頻信號(hào)的研究與實(shí)現(xiàn)
2012-08-17 11:41:11
仿真及功能驗(yàn)證。DDS電路、掃頻信號(hào)的控制及顯示電路均集成在FPGA中實(shí)現(xiàn)了片內(nèi)集成，不僅減小了電路尺寸，而且還增強(qiáng)了抗干擾性，使可靠性得到了進(jìn)一步的提高。該掃頻信號(hào)源克服了傳統(tǒng)掃頻信號(hào)源電路復(fù)雜、價(jià)格昂貴、體積龐大等缺點(diǎn)，具有掃頻和點(diǎn)頻兩種頻率輸出方式及測(cè)頻、掃速控制等功能。
2019-07-04 07:42:59
FPGA數(shù)字信號(hào)處理——基于FPGA和高速DAC的DDS設(shè)計(jì)與頻率調(diào)制（一）——X現(xiàn)如今，隨著高速模數(shù)-數(shù)模轉(zhuǎn)換技術(shù)和FPGA的發(fā)展。FPGA的高速性、并行性、高數(shù)據(jù)吞吐量與高速數(shù)模-模數(shù)轉(zhuǎn)換技術(shù)
2021-07-23 08:06:59
求一個(gè)基于FPGA的DDS信號(hào)發(fā)生器設(shè)計(jì)，最好有DA模塊和相位累加器模塊的代碼。
2019-03-18 22:09:03
本帖最后由 kandy286 于 2013-11-8 00:33 編輯
剛學(xué)FPGA，用FPGA+DAC設(shè)計(jì)的DDS，已實(shí)現(xiàn)調(diào)頻，調(diào)相功能?？墒钦{(diào)幅該怎么控制呢？有種方案是改變DAC的參考電壓
2013-11-08 00:32:04
本帖最后由 eehome 于 2013-1-5 09:51 編輯
基于FPGA的DDS設(shè)計(jì)利 用現(xiàn) 場(chǎng) 可 編程 門 陣 列 設(shè) 計(jì) 并 實(shí) 現(xiàn) 直 接 數(shù) 字 頻 率 合 成 器 結(jié) 合
2012-08-11 11:56:30
FPGA dds的全套設(shè)計(jì)資料分享給51hei的朋友們，有需要可以下載學(xué)習(xí)。 下面是DDS頻率合成器視頻教程內(nèi)容截圖（代碼講解）： 部分源程序如下: `timescale 1ns / 1ps
2018-07-03 06:06:17
的提高，同時(shí)微處理器的處理任務(wù)也更加繁重。FPGA以其可靠性高、功耗低、 保密性強(qiáng)等特點(diǎn)，在電子產(chǎn)品設(shè)計(jì)中得到廣泛的應(yīng)用。本文根據(jù)實(shí)際需要，設(shè)計(jì)出符合特定需要的三相正弦DDS電路，通過實(shí)驗(yàn)證明，利用
2018-10-18 16:29:13
DDS電路的工作原理是什么如何利用FPGA和DDS技術(shù)實(shí)現(xiàn)正弦信號(hào)發(fā)生器的設(shè)計(jì)
2021-04-28 06:35:23
DDS的工作原理和基本結(jié)構(gòu)基于FPGA的DDS信號(hào)發(fā)生器的設(shè)計(jì)如何建立頂層模塊？
2021-04-09 06:46:42
ACEX 1K具有什么特點(diǎn)DDS電路工作原理是什么如何利用FPGA設(shè)計(jì)DDS電路？
2021-04-30 06:49:37
介紹了利用現(xiàn)場(chǎng)可編程邏輯門陣列FPGA實(shí)現(xiàn)直接數(shù)字頻率合成（DDS）的原理、電路結(jié)構(gòu)和優(yōu)化方法。重點(diǎn)介紹了DDS技術(shù)在FPGA中的實(shí)現(xiàn)方法，給出了采用ALTERA公司的ACEX系列FPGA芯片EP1K30TC進(jìn)行直接數(shù)字頻率合成的VHDL源程序。
2021-04-30 06:29:00
針對(duì)數(shù)據(jù)處理速度越來越高的要求，本文提出了基于FPGA+DDS的控制設(shè)計(jì)，能夠快速實(shí)現(xiàn)復(fù)雜數(shù)字系統(tǒng)的功能。
2021-04-30 06:17:49
直接數(shù)字頻率合成器DDS具有哪些特點(diǎn)？DDS基本原理及工作過程解析采用VHDL硬件實(shí)現(xiàn)DDS的優(yōu)化設(shè)計(jì)與實(shí)現(xiàn)
2021-04-12 06:28:28
介紹了DDS的發(fā)展歷史及其兩種實(shí)現(xiàn)方法的特點(diǎn)，論述了DDS的基本原理，并提出一種基于FPGA的DDS信號(hào)發(fā)生器的設(shè)計(jì)方法，使DDS信號(hào)發(fā)生器具有調(diào)頻、調(diào)相的功能，最后對(duì)其性能進(jìn)行了分析。實(shí)驗(yàn)表明該系統(tǒng)具有設(shè)計(jì)合理、可靠性高、結(jié)構(gòu)簡(jiǎn)單等特點(diǎn)，具有很好的實(shí)用價(jià)值。
2021-05-11 06:58:58
本文在討論DDS的基礎(chǔ)上，介紹利用FPGA設(shè)計(jì)的基于DDS的信號(hào)發(fā)生器。
2021-05-06 09:54:10
用高性能的FPGA器件設(shè)計(jì)符合自己需要的DDS電路有什么好的解決辦法嗎？
2021-04-08 06:23:09
)。DDS是開環(huán)系統(tǒng)，無(wú)反饋環(huán)節(jié)，輸出響應(yīng)速度快，頻率穩(wěn)定度高。因此直接數(shù)字頻率合成技術(shù)是目前頻率合成的主要技術(shù)之一。文中的主要內(nèi)容是采用FPGA結(jié)合虛擬儀器技術(shù)，進(jìn)行DDS信號(hào)發(fā)生器的開發(fā)。
2019-09-29 08:08:12
頻率合成有哪幾種方法？如何采用相位累加控制實(shí)現(xiàn)DDS？如何采用比例乘法器控制實(shí)現(xiàn)DDS？
2021-05-07 06:06:58
怎樣去設(shè)計(jì)一種基于MCU+FPGA的DDS呢？
2022-01-26 06:30:43
DDS的基本原理是什么，有什么性能指標(biāo)？基于FPGA的DDFS與DDWS兩種實(shí)現(xiàn)方式
2021-04-30 06:13:06
本人菜鳥 學(xué)fpga沒多長(zhǎng)時(shí)間，現(xiàn)在小弟有個(gè)問題想請(qǐng)教各位 希望各路大神給點(diǎn)建議 我現(xiàn)在想做個(gè)DDS 想通過FIFO和DDS來實(shí)現(xiàn)掃頻功能，基本的邏輯就是FIFO發(fā)個(gè)數(shù)給DDS 讓DDS發(fā)出正弦波
2014-05-27 09:12:18
想要使用DDS芯片實(shí)現(xiàn)兩個(gè)或多個(gè)不同頻率（幅度相位相同）信號(hào)的混合，DDS能直接實(shí)現(xiàn)嗎？還是需要混頻器來實(shí)現(xiàn)？DDS芯片單個(gè)通道能實(shí)現(xiàn)兩個(gè)或多個(gè)頻率疊加嗎？DDS線性掃描的作用是？
2018-09-20 14:45:30
求助FM調(diào)制器的FPGA實(shí)現(xiàn)，對(duì)FPGA這些完全不了解，在網(wǎng)上看可以用DDS技術(shù)實(shí)現(xiàn)FM的數(shù)字調(diào)制，就在書上按照步驟先做了產(chǎn)生正弦波分頻模塊尋址模塊數(shù)據(jù)存儲(chǔ)模塊，但編譯不能通過，也不知道該怎樣進(jìn)行頻率調(diào)制，請(qǐng)問該怎樣實(shí)現(xiàn)頻率的調(diào)制，請(qǐng)問有人寫過頻率調(diào)制的verilog代碼嗎，急求，謝謝
2019-03-16 11:43:26
不想再單獨(dú)使用模擬乘法器進(jìn)行調(diào)制，可否直接使用dds進(jìn)行am調(diào)制。
我希望對(duì)1k和40k進(jìn)行am調(diào)制，使用mcu和一個(gè)dds實(shí)現(xiàn)
2023-11-16 07:53:12
介紹用自制小健盤(4X4)輸入所要求的榆出頻率值，用89C51單片微機(jī)控制直接數(shù)字頻率合成器DDS實(shí)現(xiàn)跳頻的過程、及單片橄機(jī)拉制系統(tǒng)的硬件結(jié)構(gòu)、軟件設(shè)計(jì)和采用DDS專用芯片AD
2008-12-05 14:23:52
38 本文從DDS 基本原理出發(fā)，利用FPGA 來實(shí)現(xiàn)DDS 調(diào)頻信號(hào)的產(chǎn)生，重點(diǎn)介紹了其原理和電路設(shè)計(jì)，并給出了FPGA 設(shè)計(jì)的仿真和實(shí)驗(yàn)，實(shí)驗(yàn)結(jié)果表明該設(shè)計(jì)是行之有效的。直接數(shù)字頻率
2009-06-26 17:29:0970 DDS在二相碼產(chǎn)生中的應(yīng)用:本文討論了直接數(shù)字頻率合成（DDS）在二相碼產(chǎn)生中的應(yīng)用，介紹了使用DSP和FPGA聯(lián)合實(shí)現(xiàn)對(duì)DDS芯片AD9858的控制產(chǎn)生二相碼，并將產(chǎn)生的二項(xiàng)碼應(yīng)用到雷達(dá)系
2009-10-23 10:26:468 提出了一種基于FPGA 實(shí)現(xiàn)QPSK 調(diào)制器的方法。以FPGA 實(shí)現(xiàn)DDS，通過對(duì)DDS 信號(hào)輸出相位的控制實(shí)現(xiàn)調(diào)相。仿真結(jié)果表明方案是可行的。
2009-12-18 11:57:0866 基于FPGA的DDS信號(hào)源設(shè)計(jì)與實(shí)現(xiàn)
利用DDS和 FPGA 技術(shù)設(shè)計(jì)一種信號(hào)發(fā)生器.介紹了該信號(hào)發(fā)生器的工作原理、 設(shè)計(jì)思路及實(shí)現(xiàn)方法.在 FPGA 器件上實(shí)現(xiàn)了基于 DDS技
2010-02-11 08:48:05223 【摘 要】 描述了直接數(shù)字頻率合成器（DDS）的原理和特點(diǎn)，并給出了用FPGA實(shí)現(xiàn)DDS的方法及仿真結(jié)果。 關(guān)鍵詞：直接數(shù)
2009-05-11 19:52:15844 
摘 要： 本文利用FPGA完成了8路同步話音及16路異步數(shù)據(jù)的復(fù)接與分接過程，并且實(shí)現(xiàn)了復(fù)接前的幀同步捕獲和利用DDS對(duì)時(shí)鐘源進(jìn)行分頻得到所需時(shí)鐘的過程。該設(shè)計(jì)
2009-06-20 13:38:43565 
DDS,什么是DDS,DDS的結(jié)構(gòu)
DDS概述
直接數(shù)字式頻率綜合器DDS（Direct Digital Synthesizer），
2009-09-03 08:42:404227 
基于DSP Builder的DDS設(shè)計(jì)及其FPGA實(shí)現(xiàn)
直接數(shù)字合成器，是采用數(shù)字技術(shù)的一種新型頻率合成技術(shù)，他通過控制頻率、相位增量的步長(zhǎng)，產(chǎn)生各種不同頻率的信號(hào)。他具
2010-01-14 09:43:551292 
基于模型的DDS芯片設(shè)計(jì)與實(shí)現(xiàn)
0 引言
1971 年，美國(guó)學(xué)者J.Tierncy.C.M.Rader 和B. Gold 應(yīng)用全數(shù)字技術(shù)，從相位概念出 發(fā)給出了直接合成波形的
2010-01-20 11:23:131302 
DDS是什么意思,DDS結(jié)構(gòu),DDS原理是什么
什么叫DDS
直接數(shù)字式頻率合成器DDS（Direct Digital Synthesizer），實(shí)際
2010-03-08 16:56:3845260 文中提出一種基于FPGA的DDS信號(hào)發(fā)生器。信號(hào)發(fā)生電路采用直接數(shù)字頻率合成技術(shù)，即DDS(Direct Digital Frequency Synth-esis)。它是以全數(shù)字技術(shù)，從相位概念出發(fā)，直接合成所需波形的一種新的
2011-07-16 10:24:221678 
，本文將在對(duì)DDS的基本原理進(jìn)行深入理解的基礎(chǔ)上，采用多級(jí)流水線控制技術(shù)對(duì)DDS的VHDL語(yǔ)言實(shí)現(xiàn)進(jìn)行優(yōu)化，把該設(shè)計(jì)適配到Xilinx公司的最新90nm工藝的Spartan3E系列的FPGA中。
2011-08-22 13:50:582129 
討論一種基于DSP系統(tǒng)，利用FPGA設(shè)計(jì)接口通過DDS芯片產(chǎn)生MSK調(diào)制的方法，使用該方案的硬件電路簡(jiǎn)潔且易于實(shí)現(xiàn)調(diào)制器的小型化。
2012-02-09 15:14:4611 以Altera公司的Quartus Ⅱ 7.2作為開發(fā)工具，研究了基于FPGA的DDS IP核設(shè)計(jì)，并給出基于Signal Tap II嵌入式邏輯分析儀的仿真測(cè)試結(jié)果。將設(shè)計(jì)的DDS IP核封裝成為SOPC Builder自定義的組件，結(jié)合
2012-04-05 16:04:3485 本設(shè)計(jì)基于DDS原理和FPGA技術(shù)按照順序存儲(chǔ)方式，將對(duì)正弦波、方波、三角波、鋸齒波四種波形的取樣數(shù)據(jù)依次全部存儲(chǔ)在ROM波形表里，通過外接設(shè)備撥扭開關(guān)和鍵盤控制所需波形信號(hào)的
2012-07-12 14:23:150 首先介紹了采用直接數(shù)字頻率合成（DDS）技術(shù)的正弦信號(hào)發(fā)生器的基本原理和采用FPGA實(shí)現(xiàn)DDS信號(hào)發(fā)生器的基本方法，然后結(jié)合DDS的原理分析了采用DDS方法實(shí)現(xiàn)的正弦信號(hào)發(fā)生器的優(yōu)缺點(diǎn)
2012-11-26 16:23:3249 DDS同DSP（數(shù)字信號(hào)處理）一樣，是一項(xiàng)關(guān)鍵的數(shù)字化技術(shù)。DDS是直接數(shù)字式頻率合成器（DirectDigitalSynthesizer）的英文縮寫。##DDS同DSP（數(shù)字信號(hào)處理）一樣，是一項(xiàng)
2015-06-02 09:23:384005 
結(jié)構(gòu)類型的fir數(shù)字濾波器的fpga實(shí)現(xiàn)、不同結(jié)構(gòu)fft的fpga實(shí)現(xiàn)、數(shù)字正交下變頻的fpga實(shí)現(xiàn)、cordic和dds的fpga實(shí)現(xiàn)等。
2015-12-23 11:07:4644 利用現(xiàn)場(chǎng)可編程門陣列（FPGA）設(shè)計(jì)并實(shí)現(xiàn)直接數(shù)字頻率合成器（DDS）。結(jié)合DDS 的結(jié)構(gòu)和原理，給出系統(tǒng)設(shè)計(jì)方法，并推導(dǎo)得到參考頻率與輸出頻率間的關(guān)系。DDS 具有高穩(wěn)定度，高分辨率和高轉(zhuǎn)換速度，同時(shí)利用Altera 公司FPGA 內(nèi)的Nios 軟核設(shè)置和顯示輸出頻率，方便且集成度高。
2016-04-01 16:14:1924 基于FPGA的DDS信號(hào)源研究與設(shè)計(jì)_南楠.pdf 關(guān)于干擾的，不知道。
2016-05-16 17:15:254 詳細(xì)介紹了直接數(shù)字頻率合成器（DDS）的工作原理、基本結(jié)構(gòu)。在參考DDS 相關(guān)文獻(xiàn)的基礎(chǔ)上，提出了符合結(jié)構(gòu)的DDS 設(shè)計(jì)方案，利用DDS 技術(shù)設(shè)計(jì)了一種高頻率精度的多波形信號(hào)發(fā)生器，此設(shè)計(jì)基于可編程邏輯器件FPGA，采用Max+PlusⅡ開發(fā)平臺(tái)，由Verilog_HDL 編程實(shí)現(xiàn)。
2016-11-22 14:35:130 基于RNS的低復(fù)雜度DDS的設(shè)計(jì)與實(shí)現(xiàn)_張鳳君
2017-01-08 10:11:410 頻率分辨率、對(duì)硬件要求低、可編程全數(shù)字化便于單片集 成、有利于降低成本、提高可靠性并便于生產(chǎn)等優(yōu)點(diǎn)。本文根據(jù)實(shí)際需要，設(shè)計(jì)出符合特定需要的三相正弦DDS電路，通過實(shí)驗(yàn)證明，利用FPGA合成DDS是一個(gè)較好的解決方法，具有良好的實(shí)用性和靈活性。
2017-11-23 11:28:451724 DDS頻率合成器具有頻率分辨率高，輸出頻點(diǎn)多，可達(dá)2N個(gè)頻點(diǎn)（假設(shè)DDS相位累加器的字長(zhǎng)是N）;頻率切換速度快，可達(dá)us量級(jí);頻率切換時(shí)相位連續(xù)的優(yōu)點(diǎn)，可以輸出寬帶正交信號(hào)，其輸出相位噪聲低，對(duì)參考頻率源的相位噪聲有改善作用;可以產(chǎn)生任意波形;全數(shù)字化實(shí)現(xiàn)，便于集成，體積小，重量輕。
2019-04-24 08:30:003013 
在FPGA上設(shè)計(jì)一個(gè)DDS模塊，在DE0 開發(fā)板上運(yùn)行，在FPGA芯片內(nèi)部合成出數(shù)字波形即可。
2018-12-08 09:18:251923 
小梅哥:FPGA進(jìn)階教程
2019-08-30 06:01:002736 
本文檔的主要內(nèi)容詳細(xì)介紹的是DDS的FPGA實(shí)現(xiàn)電路原理圖免費(fèi)下載。
2020-10-22 12:07:1726 本文討論了基于FPGA芯片的直接數(shù)字頻率合成器（DDS）的設(shè)計(jì)方法。因?yàn)?b class="flag-6" style="color: red">DDS 的實(shí)現(xiàn)依賴于高速、高性能的數(shù)字器件，使用現(xiàn)場(chǎng)可編程器件FPGA，利用其高速、高性能及可重構(gòu)性的特性，就能根據(jù)需要方便地實(shí)現(xiàn)各種不同頻率的信號(hào)輸出。
2021-03-02 17:11:3235 論述了DDS的基本原理，給出了利用FPGA實(shí)現(xiàn)基于DDS的2ASK/2FSK信號(hào)發(fā)生器的設(shè)計(jì)方法，重點(diǎn)介紹了其原理和電路，最后給出了基于.FPGA設(shè)計(jì)的實(shí)驗(yàn)結(jié)果.
2021-03-24 09:12:0019 基于Dsp Builder的DDS實(shí)現(xiàn)及其應(yīng)用總結(jié)說明。
2021-04-27 09:40:100 基于FPGA的DDS設(shè)計(jì)方案1 DDS技術(shù)簡(jiǎn)介隨著電子技術(shù)的不斷發(fā)展，傳統(tǒng)的頻率合成技術(shù)逐漸不能滿足人們對(duì)于頻率轉(zhuǎn)換速度、頻率分辨率等方面的追求，直接數(shù)字頻率合成技術(shù)應(yīng)運(yùn)而生。 直接數(shù)字頻率合成技術(shù)
2021-06-10 17:54:472315 
利用DDS IP實(shí)現(xiàn)線性調(diào)頻信號(hào)1 DDS技術(shù)簡(jiǎn)介隨著電子技術(shù)的不斷發(fā)展，傳統(tǒng)的頻率合成技術(shù)逐漸不能滿足人們對(duì)于頻率轉(zhuǎn)換速度、頻率分辨率等方面的追求，直接數(shù)字頻率合成技術(shù)應(yīng)運(yùn)而生。
2021-07-02 10:27:285773 
基于FPGA和DAC設(shè)計(jì)的dds發(fā)生器(普德新星電源技術(shù)有限公司的LoGo)-該文檔為基于FPGA和DAC設(shè)計(jì)的dds發(fā)生器總結(jié)文檔，是一份很不錯(cuò)的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………
2021-09-16 12:09:1040 DDS基于FPGA的DDSSPI系統(tǒng)結(jié)構(gòu)功能實(shí)現(xiàn)：在SPI接口下掛接上DDS模塊，通過單片機(jī)向FPGA發(fā)送頻率字實(shí)現(xiàn)任意頻率正弦波的波形，并通過DAC模塊輸出單片機(jī)部分通過按鍵輸入待產(chǎn)生的信號(hào)頻率
2021-12-01 17:36:179 加法器、積分器和寄存器，適合于工作在高采樣率條件下，而且CIC濾波器是一種基于零點(diǎn)相消的FIR濾波器，已經(jīng)被證明是在高速抽取或插值系統(tǒng)中非常有效的單元。 我們首先產(chǎn)生一個(gè)采樣率Fs=0.78125Mhz，頻率Fout=0.078125Mhz的樣本信號(hào)，對(duì)其進(jìn)行16倍插值。這就涉及到直接頻率合成器DDS的知識(shí)。
2023-04-12 10:26:25597 本文是本系列的第六篇，本文主要介紹FPGA常用運(yùn)算模塊-DDS信號(hào)發(fā)生器，xilinx提供了相關(guān)的IP以便于用戶進(jìn)行開發(fā)使用。
2023-05-24 10:37:183733 
上圖就是DDS的的FPGA實(shí)現(xiàn)框圖，完整的DDS還應(yīng)該在外面有DAC和低通濾波器的，然而很多時(shí)候我們是不需要這兩個(gè)的，因?yàn)樯蠄D的DDS輸出的信號(hào)就在數(shù)字域，凡是數(shù)學(xué)域的信號(hào)都可以用它參與處理了，所以正弦ROM查找表出來后的信號(hào)可以直接給到其他的邏輯使用。
2023-06-28 10:36:48933 
DDS 同 DSP（數(shù)字信號(hào)處理）一樣，是一項(xiàng)關(guān)鍵的數(shù)字化技術(shù)。DDS 是直接數(shù)字式頻率合成器（Direct Digital Synthesizer）的英文縮寫。與傳統(tǒng)的頻率合成器相比，DDS 具有
2023-10-31 11:14:15310 
、5G一樣，既然是標(biāo)準(zhǔn)，那大家都可以按照這個(gè)標(biāo)準(zhǔn)來實(shí)現(xiàn)對(duì)應(yīng)的功能，所以華為、高通都有很多5G的技術(shù)專利，DDS也是一樣，能夠按照DDS標(biāo)準(zhǔn)實(shí)現(xiàn)的通信系統(tǒng)很多，這里每一個(gè)紅色模塊，就是某一企業(yè)或組織實(shí)現(xiàn)的一種DDS系統(tǒng)。 既然可選用的DDS這么多，那我們?cè)撚媚囊粋€(gè)呢？具
2023-11-24 17:54:28352 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論