138譯碼器的設(shè)置目的是為了實現(xiàn)IO復(fù)用，單片機(jī)上IO資源緊張，掛載的外設(shè)較多，為了解決這一矛盾，引入了138譯碼器單個138譯碼器能夠利用3個IO實現(xiàn)8路選擇（在邏輯上相當(dāng)于擴(kuò)展了5個IO），比賽
2022-01-12 07:25:11
看完74hl138譯碼器的技術(shù)文檔，就編了這個。很好用的芯片。{:soso_e130:}
2012-08-19 00:54:06
3 -8譯碼器 不知怎么仿真波形弄不出來，主要是輸出引腳的波形有問題，希望大家能給以指導(dǎo)，感謝大家！??！
2014-06-12 21:41:50
74LS138譯碼器是什么？74LS138譯碼器的擴(kuò)展方法是什么？
2022-01-19 07:14:36
的器件只能作十進(jìn)制BCD碼譯碼，然而數(shù)字系統(tǒng)中的數(shù)據(jù)處理和運算都是二進(jìn)制的，所以輸出表達(dá)都是十六進(jìn)制的，為了滿足十六進(jìn)制數(shù)的譯碼顯示，最方便的方法就是利用譯碼程序在FPGA/CPLD中來實現(xiàn)。圖4-1
2009-10-11 09:22:08
論壇里面的大神們，有沒有已經(jīng)完成LDPC碼編譯碼算法的FPGA實現(xiàn)，本人目前在做這方面的項目，時間比較緊，緊急求購IP核。。
2012-04-16 23:43:28
第一次發(fā)帖，自己仿真的一個譯碼器，謝謝大家！
2016-03-22 13:34:35
譯碼器及其應(yīng)用實驗
2017-03-21 13:36:44
譯碼器1. 譯碼器定義譯碼器是一種用以檢測輸入位（碼）的特定組合是否存在，并以特定的輸出電平來指示這種特定碼的存在的數(shù)字電路。——《數(shù)字電子技術(shù)基礎(chǔ)系統(tǒng)方法》譯碼器的功能是將具有特定含義的二進(jìn)制碼
2021-12-07 09:37:27
這是譯碼器的一些資料。
2014-07-13 11:59:08
。TTL、CMOS又沒有現(xiàn)成譯碼器可用。故而用二極管搭建此特殊譯碼器，簡單、可靠低成本與現(xiàn)有系統(tǒng)親和度高。我的高一級的產(chǎn)品顯示部分用的是人機(jī)界面。
2016-11-17 09:40:39
,OFF,ON1D7點亮 ONON,ON,OFF1D8點亮 ONON,ON,ON1D9點亮注：X表示ON或OFF，即任意狀態(tài)。 2 板級調(diào)試下載sp6.bit文件到FPGA中，可以如圖視頻一樣操作撥碼開關(guān)，實現(xiàn)3-8譯碼器的功能。 `
2015-11-02 13:17:03
【作者】：申睿;鄧運松;向波;陳赟;曾曉洋;【來源】：《小型微型計算機(jī)系統(tǒng)》2010年03期【摘要】：提出一種通用的QC-LDPC碼譯碼器架構(gòu).該架構(gòu)采用一種特殊的綁定結(jié)構(gòu)和一個可配置的循環(huán)移位網(wǎng)
2010-04-24 09:26:56
芯片，這種數(shù)字芯片由簡單的輸入邏輯來控制輸出邏輯，比如 74HC138這個三八譯碼器，圖 3-15 是 74HC138 在我們原理圖上的一個應(yīng)用。從這個名字來分析，三八譯碼器，就是把 3 種輸入狀態(tài)...
2021-07-19 09:08:52
什么是3-8譯碼器，急啊，速求
2013-03-26 16:52:38
將譯碼器的使能端看做輸入端、譯碼器的輸入端看做地址端，則全譯碼器可作什么使用
2015-05-18 11:41:06
可以baidu或bing一下。相信學(xué)習(xí)FPGA的讀者一定都上過數(shù)字電路的課程，所以這里對3-8譯碼器功能的實現(xiàn)給個真值表，如表8.1所示，一目了然。表8.1 3-8譯碼器真值表[tr
2018-03-26 16:13:33
譯碼器有哪些功能？Viterbi譯碼器是由哪幾部分組成的？
2021-05-07 07:28:33
的？還有這篇文章是2010年發(fā)表的了，如今漢明碼譯碼器的FPGA實現(xiàn)是否有更好的實現(xiàn)方法呢？有大神可以給我提供一個思路嗎？or2萬分感謝
2020-02-26 23:29:41
【摘要】：Viterbi譯碼器在通信系統(tǒng)中應(yīng)用非常普遍,針對采用DSP只能進(jìn)行相對較低速率的Vit-erbi譯碼的問題,人們開始采用FPGA實現(xiàn)高速率Viterbi譯碼。本文首先簡單描述了
2010-04-26 16:08:39
對不同的設(shè)計方法進(jìn)行分析和比較，選擇優(yōu)化的設(shè)計方法，利用VHDL分別設(shè)計（15，7）BCH碼的編碼器和譯碼器，并能夠?qū)刹糠诌M(jìn)行單獨仿真調(diào)試，實現(xiàn)其相應(yīng)的功能。
2012-05-10 11:36:06
在DIY的時候，有多元的選擇是最好的。不同品種，不同的廠家，可必免斷供，不同的型號可避免漲價打消制作的想法。在CPU或MCU中譯碼器器至關(guān)重要，多位譯碼器可使用74138多片聯(lián)級，4位譯碼器可選
2022-10-02 16:40:44
LDPC碼是近年來發(fā)展較快且日趨成熟的一種信道編碼方案，因其具有的優(yōu)越性能和實用價值而被人們認(rèn)知，但由于隨機(jī)結(jié)構(gòu)的LDPC碼編譯碼器硬件實現(xiàn)較為復(fù)雜，具有的準(zhǔn)循環(huán)特性QC_LDPC碼已成為IEEE802.11n(WiFi)、IEEE802.16e(WiMAX)、(DVB—S2)等眾多標(biāo)準(zhǔn)的信道編碼方案。
2019-09-30 07:19:45
顯示譯碼器是什么？如何準(zhǔn)確設(shè)計出符合功能要求的顯示譯碼器？
2021-06-01 06:58:12
增加一些監(jiān)督碼元，這些監(jiān)督碼與信碼之間有一定的關(guān)系，接收端可以利用這種關(guān)系由信道譯碼器來發(fā)現(xiàn)或糾正錯誤的碼元。
2019-08-15 06:12:00
集成電路編碼器和譯碼器的工作原理即邏輯功能是什么？如何利用邏輯門去實現(xiàn)一種集成電路編碼器呢？如何利用譯碼器進(jìn)行組合邏輯電路的設(shè)計呢？
2021-11-03 06:55:24
如何利用VHDL實現(xiàn)線性分組碼編譯碼器的設(shè)計？
2021-04-28 06:41:40
本文通過對長BCH碼優(yōu)化方法的研究與討論，針對標(biāo)準(zhǔn)中二進(jìn)制BCH碼的特性，設(shè)計了實現(xiàn)該譯碼器的FPGA硬件結(jié)構(gòu)。
2021-06-15 09:23:27
BCH碼是目前最為常用的糾錯碼之一，我國的數(shù)字電視廣播地面?zhèn)鬏敇?biāo)準(zhǔn)DTMB也使用了縮短的BCH碼作為前向糾錯編碼的外碼。針對該BCH碼的特點，采用BM譯碼算法，設(shè)計了一種實時譯碼器。與其它設(shè)計方案
2021-05-25 07:04:32
本文研究了RS碼的實現(xiàn)方法，并基于Xilinx的FPGA芯片Spartan-6 XC6SLX45完成了RS編譯碼器的設(shè)計，同時對其進(jìn)行了仿真和在線調(diào)試，并給出了功能仿真圖和測試結(jié)果。時序仿真結(jié)果表明，該編譯碼器能實現(xiàn)預(yù)期功能。
2021-06-21 06:23:53
了一種合適的硬件實現(xiàn)結(jié)構(gòu)，因而在保證譯碼器較高性能和較快譯碼速度的情況下，以較低的硬件資源實現(xiàn)了兩種碼率的復(fù)用。
2019-08-23 07:22:50
基于FPGA的Turbo碼編譯碼器各模塊實現(xiàn)的 VHDL或verilog HDL程序。急求啊謝謝大神啦??！
2015-06-08 22:45:24
截短Reed-Solomon碼譯碼器的FPGA實現(xiàn)提出了一種改進(jìn)的BM算法，并在此基礎(chǔ)上提出了一種大量采用并行結(jié)構(gòu)的截短RS碼譯碼器的實現(xiàn)方式。驗證表明，該算法能顯著提高基于FPGA的RS譯碼器
2009-09-19 09:39:43
截短Reed_Solomon碼譯碼器的FPGA實現(xiàn)提 出 了 一 種 改 進(jìn) 的 算 法 并 在 此 基 礎(chǔ) 上 提 出 了 一 種 大 量 采 用 并 行 結(jié) 構(gòu) 的 截 短 碼譯 碼 器 的 實
2012-08-11 15:50:06
標(biāo)準(zhǔn)中LDPC碼的構(gòu)造、編碼及解碼算法原理,結(jié)合MAT-LAB仿真對其算法有效性進(jìn)行了分析比較?！娟P(guān)鍵詞】：數(shù)字電視傳輸系統(tǒng);;低密度奇偶校驗碼;;DMB-TH;;編譯碼器【DOI】：CNKI:SUN
2010-04-23 11:36:52
畢業(yè)設(shè)計 基于EDA的CMI碼編碼譯碼器的設(shè)計，共20頁，7505字 摘要 CMI碼是一種應(yīng)用于PCM四次群和光纖傳輸系統(tǒng)中的常用線路碼型，它具有碼變換設(shè)備簡單、便于時鐘提取、有一定的糾錯能力
2009-03-25 13:19:20
求multisim數(shù)碼顯示譯碼器仿真?。。?！譯碼器是CC4511。。。。。我的調(diào)不太通，希望看看大神做的成品，參考一下！?。?！，很急！
2015-12-21 21:13:26
1、在FPGA中使用行為描述語句實現(xiàn)3-8譯碼器設(shè)計思路譯碼器電路有n個輸入和2n個輸出，每個輸出都對應(yīng)著一個可能的二進(jìn)制輸入。本實驗設(shè)計實現(xiàn)一個3-8譯碼器，表3.1給出了該譯碼器的真值表。從
2022-07-01 15:26:26
Turbo碼編碼器的FPGA實現(xiàn)Turbo碼譯碼器的FPGA實現(xiàn)Turbo碼編譯碼器的性能有哪些？
2021-05-07 06:06:23
編碼器和譯碼器一、 實驗?zāi)康恼莆沼眠壿嬮T實現(xiàn)編碼器的方法掌握中規(guī)模集成電路編碼器和譯碼器的工作原理即邏輯功能掌握 74LS138 用作數(shù)據(jù)分配器的方法熟悉編碼器和譯碼器的級聯(lián)方法能夠利用譯碼器進(jìn)行
2021-07-30 07:41:16
設(shè)計一個虛擬3-8譯碼器，實現(xiàn)138譯碼器的功能
2012-05-15 15:16:39
設(shè)計一個虛擬3-8譯碼器，實現(xiàn)138譯碼器的功能！急急急{:soso_e183:}
2012-05-15 15:12:44
在做HDB3碼編譯碼器的實驗，查到資料說FPGA只能處理單極性碼，而HDB3碼是雙極性碼。想請教下是所有的FPGA的芯片都只能處理單極性碼么？如果是的，那么想處理雙極性碼的話要加什么樣的輔助電路才能用FPGA處理雙極性碼？
2016-09-14 16:31:36
本文在SvstemGenerator中對LDPC碼整個編譯碼系統(tǒng)進(jìn)行了參數(shù)化的硬件實現(xiàn)，并構(gòu)建了超寬帶通信系統(tǒng)LDPC碼硬件仿真平臺，驗證了LDPC碼在UWB通信中的優(yōu)異性能。
2021-06-03 07:01:58
Reed_Solomon碼譯碼器的FPGA實現(xiàn)快速浮_定點PID控制器FPGA的研究與實現(xiàn)一種密鑰可配置的DES加密算法的FPGA實現(xiàn)應(yīng)用于LTE_OFDM系統(tǒng)的Viterbi譯碼在FPGA中的實現(xiàn)[hide][/hide]
2012-02-02 17:26:14
針對LDPC碼與RS碼的串行級聯(lián)結(jié)構(gòu)，提出了一種基于Chase的聯(lián)合迭代譯碼方法。軟入軟出的RS譯碼器與LDPC譯碼器之間經(jīng)過多次信息傳遞，性能可以逼近最大似然譯碼。模擬結(jié)果顯示：
2009-05-12 21:47:25
22 本文基于Altera的FPGA（StatixⅡ-EP2S30F484C3）架構(gòu)，實現(xiàn)了碼率為1/2，幀長為1008bits的規(guī)則（3,6）LDPC碼譯碼器。所采用的最小-和算法相對于傳統(tǒng)的和-積算法在不損失譯碼性能的前提下，
2009-06-06 14:12:2031 面向IEEE 802.16e 中 LDPC 碼，分析了各種譯碼算法的譯碼性能，歸一化最?。∟MS）算法具備較高譯碼性能和實現(xiàn)復(fù)雜度低的特點。提出一種基于部分并行方式的LDPC 譯碼器結(jié)構(gòu)，可以滿
2009-08-05 08:46:5924 循環(huán)移位置換單元是準(zhǔn)循環(huán)LDPC 碼的部分并行譯碼器的重要組成部分。該文研究并證明了ReverseBanyan 交換結(jié)構(gòu)在實現(xiàn)信息循環(huán)移位時各個基本交換單元的連接規(guī)律?；谠撘?guī)律設(shè)計了
2009-11-09 14:21:5617 本文以CCSDS 推薦的7/8 碼率LDPC 碼為例，提出了一種適于高碼率LDPC 碼譯碼器的硬件結(jié)構(gòu)優(yōu)化方法。高碼率的LDPC 碼通常也伴隨著行重與列重的比例較高的問題。本方法是在拆分校驗矩
2009-11-25 15:21:2526 本文利用可編程邏輯的靈活性和Nios 的強(qiáng)大處理能力,將多種編譯碼模塊和微處理器模塊集成到一片FPGA 內(nèi)部,方便地實現(xiàn)了通用編譯碼器的設(shè)計。由于采用了VHDL 語言,使系統(tǒng)具有可移
2009-11-30 14:27:5622 基于TMS320C6416高性能通用DSP,實現(xiàn)了對AWGN信道的信噪比(SNR)估計,并以此估計值設(shè)計了一種低密度奇偶校驗(LDPC)碼的譯碼系統(tǒng);詳盡介紹了集成SNR估計的譯碼系統(tǒng)的實現(xiàn)方案和流程;仿真
2010-07-27 16:28:3211 譯碼器
譯碼是編碼的逆過程，即將某個二進(jìn)制翻譯成電路的某種狀態(tài)。實現(xiàn)譯碼操作的電路稱為譯碼器。
2008-09-27 12:59:06
12538 
數(shù)碼譯碼器的應(yīng)用:譯碼器課件ppt
2008-12-17 14:31:201056 
LDPC編譯碼LDPC碼是一種線性分組奇偶校驗碼，它采用基于因子圖的置信傳播(Belief Propagation，BP)迭代譯碼算法進(jìn)行譯碼。其性能接近Turbo碼，不規(guī)則LDPC碼甚至超過Tur
2009-03-01 17:36:051798 
第十七講 譯碼器
6.4.1 二進(jìn)制譯碼器一、二進(jìn)制譯碼器 二、譯碼器CT74LS1381．邏輯圖。2．真值表。3．邏輯功能：4．
2009-03-30 16:22:267525 
譯碼器,譯碼器是什么意思
譯碼器是組合邏輯電路的一個重要的器件，其可以分為：變量譯碼和顯示譯碼兩類?！ ∽兞?b class="flag-6" style="color: red">譯碼一
2010-03-08 16:32:185304 Turbo碼雖然具有優(yōu)異的譯碼性能，但是由于其譯碼復(fù)雜度高，譯碼延時大等問題，嚴(yán)重制約了Turbo碼在高速通信系統(tǒng)中的應(yīng)用。因此，如何設(shè)計一個簡單有效的譯碼器是目前Turb
2010-11-25 10:10:261772 
本文描述了一種可用于CDMA 2000 通信系統(tǒng)的通用高速維特比譯碼器基于FPGA的設(shè)計與實現(xiàn)。該維特比譯碼器具有通用性和高速性, 它支持可變碼率、可變幀長的譯碼。同時它采用四個ACS 并
2011-05-14 15:18:1433 該文介紹了兩種Viterbi 譯碼器回溯譯碼算法，通過對這兩種算法硬件實現(xiàn)結(jié)構(gòu)上的優(yōu)化，給出了這兩種算法的FPGA 實現(xiàn)方法，比較了兩種實現(xiàn)方法的優(yōu)缺點。最后將其應(yīng)用在實際的Viter
2011-05-28 15:18:4833 本文介紹了 RS[ 255, 223 ]編譯碼器的 FPGA設(shè)計和基于線形反饋移位寄存器的編碼器設(shè)計 , 以及由伴隨式計算、關(guān)鍵方程求解、錢氏搜索、Forney算法等功能模塊組成的譯碼器。為了實現(xiàn)簡單
2012-05-22 10:43:4045 介紹了符合CCSDS標(biāo)準(zhǔn)的RS（255，223）碼譯碼器的硬件實現(xiàn)結(jié)構(gòu)。譯碼器采用8位并行時域譯碼算法，主要包括了修正后的無逆BM迭代譯碼算法，錢搜索算法和Forney算法。采用了三級流水線結(jié)構(gòu)實現(xiàn)
2013-01-25 16:43:4668 香農(nóng)的學(xué)生Gallager首次提出了LDPC碼的概念和完整的譯碼方法，目前LDPC碼正向著高速高增益的方向發(fā)展。文中針對目前對高速LDPC碼譯碼技術(shù)的迫切需求，以CCSDS標(biāo)準(zhǔn)近地通信（8176，7154）
2013-07-26 11:17:000 動態(tài)顯示-譯碼器片選實現(xiàn)【匯編版】動態(tài)顯示-譯碼器片選實現(xiàn)【匯編版】動態(tài)顯示-譯碼器片選實現(xiàn)【匯編版】
2015-12-29 15:51:290 動態(tài)顯示-譯碼器片選實現(xiàn)【Ｃ語言】動態(tài)顯示-譯碼器片選實現(xiàn)【Ｃ語言】動態(tài)顯示-譯碼器片選實現(xiàn)【Ｃ語言】動態(tài)顯示-譯碼器片選實現(xiàn)【Ｃ語言】
2015-12-29 15:51:360 800Mbps準(zhǔn)循環(huán)LDPC碼編碼器的FPGA實現(xiàn)
2016-05-09 10:59:2637 截短Reed_Solomon碼譯碼器的FPGA實現(xiàn)
2016-05-11 11:30:1911 的低運算復(fù)雜度、低誤碼平臺譯碼的改進(jìn)算法。 該算法校驗節(jié)點的運算采用修正最小和算法，外信息的更新采用串行方式，既保持了串行和積算法在有限迭代次數(shù)下譯碼門限低的優(yōu)點，又降低了節(jié)點運算復(fù)雜度和誤碼平臺。用定點DSP芯片實現(xiàn)的非規(guī)則LDPC碼譯碼器的實測結(jié)果表明，該算法能以較低的實現(xiàn)復(fù)雜度獲
2017-10-20 10:41:110 量化位數(shù)。然后基于該算法和這3個參數(shù)設(shè)計了一種全新的、高速部分并行的DSC譯碼器。該譯碼器最大限度地實現(xiàn)了譯碼效率、譯碼復(fù)雜度、FPGA資源利用率之間的平衡，并在Xilinx XC7VX485T芯片上實現(xiàn)了該譯碼器，其吞吐率可達(dá)197 Mb/s。
2017-11-16 12:59:012766 
該文通過對低密度校驗(LDPC)碼的編譯碼過程進(jìn)行分析，提出了一種基于FPGA 的LDPC 碼編譯碼器聯(lián)合設(shè)計方法，該方法使編碼器和譯碼器共用同一校驗計算電路和復(fù)用相同的RAM 存儲塊，有效減少
2017-11-22 07:34:013928 
通過正確配置譯碼器的使能輸入端，可以將譯碼器的位數(shù)進(jìn)行擴(kuò)展。例如，實驗室現(xiàn)在只有3線- 8線譯碼器（如74138），要求我{ ］實現(xiàn)一個4線-16線的譯碼器。該如何設(shè)計呢？圖1是其中的一種解決方案
2017-11-23 08:44:5333058 
本文首先介紹了譯碼器的定義與譯碼器的分類，其次介紹了譯碼器的作用和譯碼器的工作原理，最后介紹了譯碼器的邏輯功能。
2018-02-08 14:04:06107559 
本文主要介紹了譯碼器的分類和應(yīng)用。譯碼器指的是具有譯碼功能的邏輯電路，譯碼是編碼的逆過程，它能將二進(jìn)制代碼翻譯成代表某一特定含義的信號（即電路的某種狀態(tài)），以表示其原來的含義。譯碼器可以分為：變量
2018-04-04 11:51:1237755 
的重視?；跍?zhǔn)循環(huán)LDPC（QC-LDPC）碼結(jié)構(gòu)特點，提出了一種支持多種碼率QC-LDPC 譯碼器的設(shè)計方法，并設(shè)計實現(xiàn)了一個能夠?qū)崟r自適應(yīng)支持三個不同H 陣的通用QC-LDPC 譯碼器。
2019-01-08 09:22:002787 
可編程邏輯技術(shù)的不斷發(fā)展，其高密度、低功耗、使用靈活、設(shè)計快速、成本低廉、現(xiàn)場可編程和反復(fù)可編程等特性，使FPGA逐步成為Viterbi譯碼器設(shè)計的最佳方法。項目目的是用FPGA實現(xiàn)一個Viterbi譯碼器。
2019-04-24 08:29:002635 
為塊準(zhǔn)循環(huán)結(jié)構(gòu)，從而能夠并行化處理譯碼算法的行與列操作。使用這個架構(gòu)，我們在Xilinx Virtex-5 LX330 FPGA上實現(xiàn)了（8176，7154）有限幾何LDPC碼的譯碼器，在15次迭代的條件下其譯碼吞吐量達(dá)到800Mbps。
2021-01-22 15:08:399 針對一類規(guī)則（r，c）-LDPC（low-density parity check）碼，提出了一種基于Turbo譯碼算法的高吞吐量存儲器效率譯碼器。與傳統(tǒng)的和積譯碼算法相比，Turbo譯碼算法對多個
2021-02-03 14:46:009 結(jié)構(gòu)化LDPC碼可進(jìn)行相應(yīng)擴(kuò)展通過對編譯碼算法，優(yōu)化編譯碼結(jié)構(gòu)進(jìn)行調(diào)整，降低了編譯碼囂硬件實現(xiàn)中的關(guān)鍵路徑遲延，并采用Xilinx公司的Virtex一4 VLX80 FPGA芯片實現(xiàn)了一個碼長10 240，碼率1／2的非正則結(jié)構(gòu)化LDPC碼編碼器和譯碼器。實現(xiàn)結(jié)果表明：該編碼器信息吞吐量為1．878 Gb／
2021-03-26 15:58:0012 給出了跳頻系統(tǒng)中 Turbo碼譯碼器的FPGA（ field programmable gate array）實現(xiàn)方案。譯碼器采用了MaxLog-map譯碼算法和模塊化的設(shè)計方法，可以
2021-04-01 11:21:465 基于FPGA的800Mbps準(zhǔn)循環(huán)LDPC碼譯碼器
2021-06-08 10:31:3126 關(guān)于Actel 的FPGA的譯碼器的VHDL源代碼(通信電源技術(shù)期刊2020年第14期)-關(guān)于Actel 的FPGA的譯碼器的VHDL源代碼。適合感興趣的學(xué)習(xí)者學(xué)習(xí)，可以提高自己的能力，大家可以多交流哈
2021-09-16 15:18:0110 一聽到三八譯碼器這個東西可能會感覺有點熟悉，其實在STC89C51系列單片機(jī)中，里面就有一個三八譯碼器，就是一開始的流水燈程序，LED0-7這八個LED！但是怎么在FPGA中實現(xiàn)三八譯碼器呢？其實很簡單。
2023-04-26 15:38:211787 
輸入：二進(jìn)制代碼，有n個；
輸出：2^n 個特定信息。
1.譯碼器電路結(jié)構(gòu)
以2線— 4線譯碼器為例說明
2線— 4線譯碼器的真值表為:
2023-04-30 16:29:002335 
本次實驗的任務(wù)是構(gòu)建一個3-8譯碼器，且將譯碼結(jié)果通過小腳丫的LED燈顯示。
2023-06-20 16:10:59692 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評論