系統(tǒng)功能單元實(shí)現(xiàn) - 基于FPGA的DDS信號(hào)發(fā)生器設(shè)計(jì)

　　3 系統(tǒng)功能單元實(shí)現(xiàn)

　　3．1 波形數(shù)據(jù)產(chǎn)生單元

　　波形數(shù)據(jù)產(chǎn)生單元是信號(hào)發(fā)生器設(shè)計(jì)的主體。在此，采用DDS原理設(shè)計(jì)的信號(hào)發(fā)生器能完成三種波形(正弦、三角和方波)數(shù)據(jù)的產(chǎn)生，而且根據(jù)控制信號(hào)還可完成選定波形指定頻率的輸出。波形數(shù)據(jù)產(chǎn)生單元按功能實(shí)現(xiàn)上的相互聯(lián)系可劃分為頻率控制字生成模塊、相位累加器模塊和波形數(shù)據(jù)ROM表模塊，如圖3所示。其中，頻率控制字生成模塊可根據(jù)輸入產(chǎn)生指定頻率字，同時(shí)顯示輸入頻率數(shù)字。相位累加器模塊負(fù)責(zé)對(duì)所選波形的相位尋址，以頻率控制字作為步長反復(fù)進(jìn)行累加運(yùn)算。波形數(shù)據(jù)ROM表模塊存放三種波形的幅值／相位量化值，通過地址選擇相應(yīng)波形的數(shù)據(jù)。

　　系統(tǒng)輸入控制使用4×4鍵盤．鍵盤主要按鍵功能介紹如下：

　　“0～9”：數(shù)字鍵，設(shè)定信號(hào)頻率；

　　“確定”：用于對(duì)波形信號(hào)設(shè)置的確認(rèn)，波形信號(hào)的設(shè)置必須“確定”后才有效；

　　“←”：刪除已輸入信號(hào)頻率數(shù)字的最后一位，用于修改設(shè)置的頻率；

　　“清零”：將頻率數(shù)字快速全部清零；

　　“↑”：步進(jìn)增大控制；

　　“↓”：步進(jìn)減小控制。

　　設(shè)定頻率輸出范圍為1 kHz～10 MHz，頻率步進(jìn)為50 Hz。系統(tǒng)輸出采用8個(gè)LED數(shù)碼管，以掃描方式顯示(單位為Hz)頻率數(shù)字。根據(jù)DDS原理，以步進(jìn)值50Hz作為頻率控制字1，那么最大值10 MHz對(duì)應(yīng)的頻率控制字為200 000，用18位二進(jìn)制數(shù)值就可以表示(218>200 000)。從抽樣值恢復(fù)出原波形數(shù)據(jù)，理論上每個(gè)周期波形數(shù)據(jù)至少抽取2個(gè)點(diǎn)，考慮到實(shí)際應(yīng)用時(shí)受頻率損耗、線間串?dāng)_等因素的限制，該設(shè)計(jì)采用22 b的頻率控制字和相位累加器，4 Kb的8位波形ROM表，取相位累加器輸出的高12 b尋址波形數(shù)據(jù)，三種波形按幅值／相位對(duì)應(yīng)關(guān)系分別存儲(chǔ)782個(gè)數(shù)據(jù)。故各波形數(shù)據(jù)單位周期有800 768(782×210)個(gè)相位狀態(tài)，完全滿足任一波形在單位周期內(nèi)取4個(gè)幅值點(diǎn)的要求，可保證即使輸出最大頻率的波形仍能達(dá)到較好的效果。波形選擇功能由兩位開關(guān)組合實(shí)現(xiàn)，共有四種狀態(tài)，其中三組用來表征不同的波型，另一組留作擴(kuò)展波形用。

　　3．2 D／A轉(zhuǎn)換單元

　　數(shù)／模轉(zhuǎn)換單元是繼波形數(shù)據(jù)產(chǎn)生單元之后，將數(shù)字量形式的波形幅值轉(zhuǎn)換成所要求的合成頻率的模擬量形式信號(hào)。DAC輸出信號(hào)實(shí)際上是階梯模擬信號(hào)，需在數(shù)／模轉(zhuǎn)換后利用低通濾波器對(duì)波形進(jìn)行平滑處理。在此，采用ADI公司生產(chǎn)的單片雙8位CMOS乘法數(shù)／模轉(zhuǎn)換器AD7528，線性度達(dá)到1／2，轉(zhuǎn)換時(shí)間達(dá)到納秒級(jí)，可以很準(zhǔn)確地進(jìn)行10 MHz信號(hào)的量化運(yùn)算。

　　3．3 濾波處理單元

　　濾波器是一種能通過有用頻率信號(hào)而同時(shí)抑制(或衰減)無用頻率信號(hào)的電子裝置。由于運(yùn)算放大器具有近似理想的特性，且可以省去電感，得到接近理論預(yù)測(cè)的頻率響應(yīng)特性。構(gòu)成有源濾波電路后還具有一定的電壓放大和緩沖作用，并能減小體積。綜合考慮，系統(tǒng)采用運(yùn)算放大器SL560構(gòu)成二階低通濾波器。

　　4 系統(tǒng)功能仿真和驗(yàn)證分析

　　4．1 頻率控制字生成模塊仿真與分析

　　頻率控制字的生成直接影響著波形數(shù)據(jù)的尋址，該模塊負(fù)責(zé)快速記錄并實(shí)時(shí)顯示輸入的頻率數(shù)字，準(zhǔn)確計(jì)算得到相應(yīng)的頻率控制字。系統(tǒng)鍵盤為高速動(dòng)態(tài)掃描(頻率為200Hz)，采用狀態(tài)機(jī)設(shè)計(jì)，設(shè)置了按鍵去抖動(dòng)功能。在FPGA開發(fā)平臺(tái)對(duì)該模塊進(jìn)行功能驗(yàn)證，整體無誤操作產(chǎn)生，幾乎沒有時(shí)滯效應(yīng)，按鍵的防抖動(dòng)效果也良好，達(dá)到了預(yù)期的目的。

　　4．2 相位累加器模塊仿真與分析

　　相位累加器用于實(shí)現(xiàn)相位累加，并存儲(chǔ)其累加結(jié)果。當(dāng)前，相位累加器的值和時(shí)鐘周期到來后的相位累加器的值相差k(k為頻率控制字)。該模塊的仿真波形如圖4所示。

?

　　4．3 實(shí)驗(yàn)波形觀測(cè)與誤差分析

　　信號(hào)發(fā)生器功能驗(yàn)證無誤，用示波器觀測(cè)實(shí)驗(yàn)波形如圖5所示。

?

　　檢測(cè)輸入頻率為0～10 MHz時(shí)，波形形狀均良好，未出現(xiàn)明顯失真。計(jì)算理論誤差為0．095％，在實(shí)測(cè)中發(fā)現(xiàn)，波形數(shù)字的誤差相對(duì)很小，不足0．1 ％。由于濾波整形電路存在高頻耦合通路，產(chǎn)生線間串?dāng)_，對(duì)濾波效果形成了不利影響，因此濾波器設(shè)計(jì)必須滿足頻帶寬，截止特性好，抗干擾性強(qiáng)等特性。

　　5 結(jié) 語

　　介紹了以直接數(shù)字頻率合成技術(shù)(DDS)為基礎(chǔ)的波形信號(hào)發(fā)生器工作原理和設(shè)計(jì)過程，并在FPGA實(shí)驗(yàn)平臺(tái)上設(shè)計(jì)實(shí)現(xiàn)了滿足各功能指標(biāo)的信號(hào)發(fā)生器。系統(tǒng)硬件除需外加濾波整形電路外，其余部分均可在FPGA開發(fā)實(shí)驗(yàn)系統(tǒng)KH－310上集成開發(fā)，系統(tǒng)軟件可在Quartus下編寫代碼，實(shí)現(xiàn)數(shù)據(jù)信息處理和控制操作等功能。整體開發(fā)環(huán)境成熟，應(yīng)用工具齊全，隨著FPGA性價(jià)比的不斷提高，基于FPGA平臺(tái)開發(fā)信號(hào)發(fā)生器將逐步走向標(biāo)準(zhǔn)化、規(guī)模化和產(chǎn)品化。

　　現(xiàn)代電子和通信技術(shù)的發(fā)展，對(duì)信號(hào)發(fā)生器提出了更高、更嚴(yán)格的要求。除了對(duì)信號(hào)頻率范圍、帶寬和頻率分辨率的嚴(yán)格限制外，對(duì)信號(hào)的波型及調(diào)制特性等也有著苛刻的規(guī)定。研究和開發(fā)具有更高性價(jià)比的信號(hào)發(fā)生器將是當(dāng)前和今后一段時(shí)間內(nèi)亟需解決的課題。這里旨在建立一種基于FPGA的簡單數(shù)字信號(hào)發(fā)生器設(shè)計(jì)方法。若能充分利用FPGA強(qiáng)大的數(shù)據(jù)運(yùn)算處理能力以及編程靈活、運(yùn)行速率快等優(yōu)點(diǎn)，合理整合IP核資源和SoPC技術(shù)，簡化設(shè)計(jì)結(jié)構(gòu)，一定可以設(shè)計(jì)出功能多樣、性能更加出色的信號(hào)發(fā)生器。

?