HB濾波器設計 - 基于FPGA的DDC濾波器設計與仿真

　　4 HB濾波器設計

　　半帶濾波器是一種特殊的FIR濾波器，在多速率信號處理中有著至關重要的作用。在常見的下抽濾波器設計中第二級一般采用HB濾波器要用到第二級的原因是綜合考慮到帶內平坦度和阻帶衰減度等因素使得第一級CIC抽取濾波器的級數和抽取因子不宜過大，HB濾波器的帶內平坦度好，計算效率高，在高速率信號處理中發(fā)揮著重要的作用，在抽取因子為2的冪次方的場合更是如魚得水。

　　HB濾波器的通帶和阻帶具有對稱的關系，因此其通帶波紋和阻帶波紋相等。但是使其成為數字信號處理中非常常用的一種濾波器的主要原因卻是因為其系數有一半均為0。如此，在低速率數字信號處理中或許還不是很重要，但是在那些對實時性要求非常高的系統(tǒng)中，這種將計算量減半的性能就使得其得到了廣泛的應用。

　　綜合考慮前方中提出的設計的要求，文中設計的HB濾波器的幅頻響應如圖6所示。

　　將文中設計的CIC，PFIR，HB級聯(lián)之后得到的總的濾波器的幅頻響應如圖7所示，可以發(fā)現較之于CIC濾波器的通帶性能，此時級聯(lián)濾波器的通帶性能已經有了較大的提高。其通帶細節(jié)圖如圖8所示。

　　5 system generator仿真

　　system generator for dsp是業(yè)內領先的高級系統(tǒng)級FPGA開發(fā)工具。本次設計是在基于Xilinx（賽林思）的system generator的基礎上完成的。賽林思是全球領先的可編程邏輯完整解決方案的供應商，它研發(fā)、制造并銷售范圍廣泛的高級集成電路、軟件設計工具以及作為預定義系統(tǒng)級功能的IP（InteIlectual Property）核，客戶使用Xilinx及其合作伙伴的自動化軟件工具和IP核對器件進行編程。System generator是Xilinx公司進行數字信號處理開發(fā)的一種設計工具，它通過將Xilinx開發(fā)的一些模塊嵌入到MATLAB的Simulink庫中，可以在Simulink中進行定點的仿真，可以設置定點信號的類型，這樣就可以比較定點仿真與浮點仿真的區(qū)別。并且它還可以生成HDL文件，或者網表直接供ISE調用。較之于直接用MATLAB進行算法的仿真其主要優(yōu)勢作于它是基于定點的，同時，它是由各個供應廠商直接提供的庫，因此它能夠充分認識FPGA內部的資源等，其仿真也更精確可靠。

　　雖然，system generator能直接生成供底層FPGA調用的代碼以及網表，但是，通常并不這樣做。相對于人工編寫的代碼，system genera tor生成的代碼相對冗余度高，資源利用也不及人工編寫的代碼合理。但是，在某些需要快速進行算法開發(fā)的項目中，這種方式無疑為用FPGA從事快速的算法開發(fā)提供了一個捷徑。

　　將MATLAB與system generator集成后，由圖1所示的原理框圖，搭建了用于仿真的system generator模塊，如圖9所示。

　　在輸入端輸入幅頻響如下圖所示的信號，其有用信號范圍173～25．5 MHz。另外為了方便仿真結果的觀察，又加入了2個大的噪聲信號分別位于32．4MHz，12．4 MHz。

　　將上圖所示的信號送入DDC網絡后，信號變成I／Q兩路信號，將這兩路信號組合成復數信號后得到的復數信號的頻譜圖如圖11（a）所示。

　　圖11（a）為原輸入信號的有用信號附近的細節(jié)圖，而圖11（b）為經過DDC網絡后得到的復數信號的幅頻響應圖。由于simulink的頻譜繪制工具顯示刷新的問題它們看起來有了一點點的誤籌，但是，也可以發(fā)現經下變頻后的信號有效的恢復了原信號的頻譜信息。它將原輸入信號的負邊頻線性搬移到了以0頻為中心的帶寬為4．1MHz的頻譜上來。

　　6 結束語

　　實際項目中接觸到的信號處理任務大多為帶通信號，如果直接采用傳統(tǒng)的奈奎斯特采樣定理對模擬信號進行采樣，然后進行數字信號處理任務，這樣對后端的DSP器件的實時性要求太高。因此，通常我們都要先用一個FPGA來完成數字信號的下變頻操作，之后再由后端的DSP器件來完成信號處理任務。因此，如何合理的設計DDC下變頻就顯得特別重要。本文針對如何設計DDC濾波器以及基于FPGA的System Generator的仿真都作了簡單的介紹。