基于FPGA乘法器的FIR 低通濾波器整體設(shè)計(jì)

　　針對(duì)傳統(tǒng)的FIR 濾波器的缺點(diǎn)，介紹了一種基于FPGA 乘法器的FIR 濾波器設(shè)計(jì)方法，該濾波器利用FPGA 自帶的18位乘法器MULT18 × 18SIO 進(jìn)行乘法計(jì)算，利用寄存器對(duì)相乘結(jié)果進(jìn)行累加，實(shí)現(xiàn)了FIR 濾波功能。該濾波器具有占用極少的資源、提高濾波速度和高速靈活性等優(yōu)點(diǎn)。

　　在通信系統(tǒng)、航空航天系統(tǒng)、雷達(dá)系統(tǒng)、遙感遙測(cè)系統(tǒng)等工程技術(shù)領(lǐng)域，無(wú)論是在信號(hào)的獲取、傳輸，還是信號(hào)的處理和轉(zhuǎn)換都離不開(kāi)濾波技術(shù)。由于FIR 濾波器具有嚴(yán)格的線性相位和在系統(tǒng)中具有穩(wěn)定性，因此FIR 濾波技術(shù)具有廣泛的應(yīng)用［1－4］。

　　1 FIR 低通濾波器整體設(shè)計(jì)

　　本文主要介紹的是FIR 低通濾波器，該FIR 低通濾波器主要由硬件電路和FPGA 程序組成。FIR 濾波器硬件電路主要由信號(hào)調(diào)理電路、AD 轉(zhuǎn)換電路、FPGA 控制電路、FT245RL 電路和上位機(jī)組成，其中FPGA 內(nèi)部程序模塊包括AD 采集控制模塊、FIR 濾波器采樣模塊、MULT 18 ×18SIO 乘法器模塊、累加模塊、36 位數(shù)據(jù)拆分模塊、FIFO模塊和FT245 控制模塊。該濾波器主要功能是利用信號(hào)發(fā)生器產(chǎn)生特定頻率的正弦波，通過(guò)信號(hào)調(diào)理電路進(jìn)行調(diào)理后經(jīng)過(guò)12 位的AD 轉(zhuǎn)換器進(jìn)行轉(zhuǎn)換輸出數(shù)字信號(hào)，F(xiàn)IR 濾波器采樣模塊工作在60 MHz 的時(shí)鐘內(nèi)，并且以10 kHz 的采樣率對(duì)AD 輸出的數(shù)字信號(hào)進(jìn)行采樣，采樣到的數(shù)字信號(hào)值連同F(xiàn)IR 濾波系數(shù)輸出到18 位乘法器模塊，經(jīng)過(guò)乘法運(yùn)算后進(jìn)行累加，累加出來(lái)的是36 位數(shù)據(jù)，最終通過(guò)FT245 組成的USB 接口傳給上位機(jī)進(jìn)行曲線顯示，所得結(jié)果即為濾波后的數(shù)據(jù)，系統(tǒng)組成原理如圖1 所示。

　　2 硬件電路設(shè)計(jì)

　　2. 1 AD 轉(zhuǎn)換器電路

　　本系統(tǒng)中對(duì)于輸入電壓的采樣率為10 kHz，因此采用了AD 公司的高性能逐次逼近型A/D 轉(zhuǎn)換芯片AD7492BRU－5，最大轉(zhuǎn)換速率為1. 25 ×10 次/s ，具有12位的并行數(shù)據(jù)輸出接口，并且具有三態(tài)功能，能夠滿(mǎn)足系統(tǒng)采樣要求。

　　由于AD7492BRU－5 的基準(zhǔn)電壓為2. 5 V，而輸入的模擬信號(hào)范圍為0 ～5 V，因此在模擬信號(hào)進(jìn)入AD 轉(zhuǎn)換器之前還需要對(duì)信號(hào)進(jìn)行適當(dāng)?shù)恼{(diào)理，調(diào)理電路如圖2 所示。采用兩個(gè)10 kΩ 電阻對(duì)輸出的模擬信號(hào)進(jìn)行分壓，使其范圍滿(mǎn)足A/D 轉(zhuǎn)換器的輸入要求，并通過(guò)電壓跟隨器進(jìn)行輸出，信號(hào)不會(huì)失真。

　　2. 2 FT245 接口電路

　　本系統(tǒng)中FPGA 發(fā)送的濾波數(shù)據(jù)通過(guò)USB 接口回傳給上位機(jī)，上位機(jī)讀取USB 的數(shù)據(jù)，并對(duì)數(shù)據(jù)進(jìn)行存盤(pán)。USB 接口電路采用FTDI 公司的FT245RL 作為USB 接口芯片實(shí)現(xiàn)上位機(jī)與FPGA 的數(shù)據(jù)通信。FT245RL 無(wú)需編寫(xiě)固件程序，可以使用FTDI 公司提供的驅(qū)動(dòng)程序，并且兼容USB1. 1 及USB2. 0 協(xié)議。USB 連接電路如圖3 所示，該電路中數(shù)據(jù)傳輸線接一個(gè)共模電感ACM－2012－900，當(dāng)傳輸差分信號(hào)USBDM 和USBDP 上有共模干擾時(shí)，由于共模信號(hào)產(chǎn)生磁場(chǎng)疊加，在共模電感上形成高阻抗，從而達(dá)到濾除共模干擾的目的。USB 口接地端接一個(gè)磁珠，這樣連接可以更好地防止電源不穩(wěn)對(duì)數(shù)據(jù)傳輸?shù)母蓴_。USB 接口從FPGA 讀取數(shù)據(jù)，F(xiàn)PGA 內(nèi)部只要判斷到FIFO 中產(chǎn)生半滿(mǎn)信號(hào)，就將數(shù)據(jù)傳輸?shù)経SB 接口，最終利用上位機(jī)進(jìn)行讀取。

　　3 FIR 濾波器程序設(shè)計(jì)

　　本設(shè)計(jì)采用Xilinx 公司XC3S400 的FPGA 進(jìn)行程序驗(yàn)證，XC3S400 是高密度的可編程邏輯器件。它的主要特點(diǎn)包括具有最小5 ns 的引腳到引腳的邏輯時(shí)延，全局時(shí)鐘最高引腳最高輸入頻率為66 MHz，內(nèi)核用1. 2 V 供電，I /O 口可設(shè)置在3. 3 V 工作。該器件具有豐富邏輯的資源，包括16 個(gè)MULT18 × 18SIO，可以進(jìn)行大量的乘法運(yùn)算［8］。

　　FIR 濾波器程序主要由采樣模塊、乘法器模塊、累加和模塊組成，采樣模塊功能是采集60 個(gè)采樣值、并把濾波系數(shù)輸出到乘法器與采樣值進(jìn)行相乘。乘法器模塊主要功能是對(duì)60 個(gè)采樣值和60 個(gè)濾波系數(shù)進(jìn)行相乘，所得的相乘結(jié)果輸入累加器。累加器就是將輸入的60 個(gè)結(jié)果進(jìn)行累加，得到36 位的濾波結(jié)果［9－10］。

　　3. 1 采樣模塊

　　采樣模塊主要是對(duì)AD 轉(zhuǎn)換后輸出的值進(jìn)行采樣，本設(shè)計(jì)中采樣率為10 kHz，也就是AD 的采樣率為10 kHz，而濾波器對(duì)AD 轉(zhuǎn)換后輸出的值的采樣率也是10 kHz，它們的實(shí)現(xiàn)在程序上是同步的。在AD 輸出模塊當(dāng)中，每當(dāng)數(shù)據(jù)轉(zhuǎn)換完成輸出時(shí)，會(huì)產(chǎn)生一個(gè)rdy 上升沿信號(hào)，采樣模塊接收并辨別rdy 上升沿信號(hào)后接收第一個(gè)數(shù)據(jù)，并把第一個(gè)濾波系數(shù)輸出到MULT18 × 18SIO 乘法器，同時(shí)給乘法器CLK 端產(chǎn)生一個(gè)上升沿信號(hào)，啟動(dòng)乘法器進(jìn)行相乘，相乘結(jié)果時(shí)間極短，所以可以實(shí)現(xiàn)高速相乘運(yùn)算。