- 一種高可靠刀閘接口箱控制器的設(shè)計(jì)

2 FPGA編程

本方案由于沒有主控單元(MCU)，需要接受上位機(jī)的指令并執(zhí)行相應(yīng)功能。所以出口控制的實(shí)現(xiàn)都要依賴于FPGA，在每個(gè)FPGA中均設(shè)計(jì)啟動(dòng)和出口自檢以及數(shù)據(jù)交換處理功能，功能如圖4所示，第二塊FPGA可以參考第一塊設(shè)計(jì)，F(xiàn)PGA2通過(guò)串口把自己的狀態(tài)提供給FPGA1，兩塊FPGA均是通過(guò)接收上位機(jī)的命令執(zhí)行相應(yīng)的功能。

2．1 信息收發(fā)模塊

信息收發(fā)模塊：主要有命令接收、信息發(fā)送回路，在FPGA中做一個(gè)異步接收器、串并轉(zhuǎn)換器件，把接收到的數(shù)據(jù)存入命令緩沖區(qū)。把現(xiàn)場(chǎng)的狀態(tài)信息通過(guò)開入回路采集后存入狀態(tài)緩沖區(qū)，當(dāng)收到回傳信息命令后把信息數(shù)據(jù)轉(zhuǎn)換為串行格式通過(guò)光發(fā)送模塊送出數(shù)據(jù)。功能框圖如圖5所示。

2．2 命令執(zhí)行模塊

命令執(zhí)行模塊包括：出口啟動(dòng)、出口使能、出口傳動(dòng)功能。命令執(zhí)行電路讀取存放在信息緩存中命令數(shù)據(jù)，接收到啟動(dòng)命令時(shí)，啟動(dòng)出口電源，為隨時(shí)出口做準(zhǔn)備，其間沒有出口命令并且啟動(dòng)故障消失時(shí)，啟動(dòng)返回。當(dāng)接收到出口命令時(shí)，執(zhí)行出口命令；啟動(dòng)及出口命令發(fā)出后，通過(guò)硬件執(zhí)行電路驅(qū)動(dòng)隔離開關(guān)閉合或斷開。并把執(zhí)行結(jié)果存入狀態(tài)信息緩存。功能框圖如圖6所示。

2．3 時(shí)鐘生成模塊

時(shí)鐘生成模塊在實(shí)現(xiàn)出口自檢、使能時(shí)需要1μs、64μs和128μs的時(shí)鐘，實(shí)現(xiàn)指示燈閃爍時(shí)需要500μs時(shí)鐘。利用FPGA的DMC模塊把16 MHz的時(shí)鐘分成系統(tǒng)所需的時(shí)鐘。時(shí)鐘仿真圖如圖7所示。

2．4 軟件實(shí)現(xiàn)方案及編程

軟件編程按照分層模塊的方式進(jìn)行，采用常用的硬件編程語(yǔ)言VHDL；兩塊FPGA獨(dú)立編譯分別下載，保證邏輯和實(shí)現(xiàn)的獨(dú)立性。編譯環(huán)境為XILINX的免費(fèi)軟件ISE軟件，版本號(hào)位10．3．1，該軟件有非常強(qiáng)大的功能，具備很多常用的IP核，可以直接加載。自帶仿真軟件可以實(shí)現(xiàn)邏輯和時(shí)序仿真。配合XILINX的另一款邏輯分析軟件chipscope可以在線探測(cè)芯片實(shí)際運(yùn)行狀態(tài)，測(cè)試邏輯和時(shí)序錯(cuò)誤。綜合使用軟件能夠快速實(shí)現(xiàn)系統(tǒng)設(shè)計(jì)。軟件功能框圖已經(jīng)給出，限于篇幅VHDL語(yǔ)言的程序代碼不再給出。

3 程序下載及配置方案

本系統(tǒng)兩塊FPGA全部使用ISP方案，利用FPGA的JTAG接口，把編程數(shù)據(jù)下載到內(nèi)部的FLASMROM內(nèi)。XC3S50AN的配置模式控制管腳M2、M1、M0決定FPGA引導(dǎo)配置數(shù)據(jù)的方法，計(jì)有8種。系統(tǒng)上電時(shí)，給PROG_B一個(gè)低電平，觸發(fā)一次數(shù)據(jù)配置，在INIT_B低電平期間讀取M2：M1：M0狀態(tài)決定數(shù)據(jù)引導(dǎo)方式。本系統(tǒng)選用INTERNAL MASTER SPI MODE[0：1：1]。其中方便調(diào)試的JTAG MODE[1：0：1]可以支持JTAG口直接配置FPAG數(shù)據(jù)用于帶電調(diào)試，當(dāng)斷電后數(shù)據(jù)丟失。XC3S50AN參與配置的管腳及功能如表1所示。

本設(shè)計(jì)為保證可靠性選用了2塊FPGA同時(shí)工作，它們之間通過(guò)模擬串行口交換信息可以實(shí)現(xiàn)相互邏輯上閉鎖。在電路出口處把2塊FPGA驅(qū)動(dòng)的繼電器觸點(diǎn)串聯(lián)后作為最終的出口控制，又在硬體電路上實(shí)現(xiàn)邏輯閉鎖。如此可以保證裝置的可靠動(dòng)作，不會(huì)再有誤動(dòng)作發(fā)生。

4 整體測(cè)試

該方案設(shè)計(jì)的刀閘接口控制箱單元，已經(jīng)制成產(chǎn)品調(diào)試成功，并完成型式試驗(yàn)。在數(shù)字化變電站試運(yùn)行，運(yùn)行中沒有發(fā)現(xiàn)問(wèn)題。測(cè)試環(huán)節(jié)進(jìn)行了以下測(cè)試。