這里要列出一個市面上最常見的spartan-3的xc3s400的配置電路，所有spartan-3的FPGA配置電路的鏈接方式都是一樣的。
2015-02-04 09:47:57
3259 
嗨，有沒有人知道可以在Spartan6中實(shí)現(xiàn)的SD SDI音頻嵌入解決方案的參考設(shè)計或IP核（免費(fèi)或付費(fèi)）？我見過XAPP1014提供了非常好的參考設(shè)計，但對于SD數(shù)據(jù)速率，它只有一個音頻去嵌入器而
2019-07-29 08:22:28
。他們有共同點(diǎn)。當(dāng)SPARTAN6復(fù)位時，輸入SPI時鐘和MOSI信號如預(yù)期。通過示波器觀察SPI信號。當(dāng)只在FPGA上配置SPI模塊時，SPI時鐘和MOSI信號仍然如預(yù)期的那樣。當(dāng)更多模塊添加到從
2019-08-09 09:07:29
我正在編寫自己的代碼用于我的Spartan6 FPGA的JTAG配置。但是，我無法讓它發(fā)揮作用。出于調(diào)試目的，我想嘗試讀取配置寄存器（例如STAT，IDCODE），但也不能這樣做。這是我粗略
2019-05-24 13:14:10
使用lspci命令查看PCI配置空間中是否存在該卡。所以對于一拳，我無法使用lspci命令看到卡片出現(xiàn)。我已經(jīng)完成了這個過程幾次更改一些設(shè)置，但無濟(jì)于事。我專門使用了Navnet Spartan-6
2020-04-15 07:32:57
大家好，我設(shè)計了一個紅外線凸輪。我使用Spartan6 fpga來控制相機(jī)操作。完成設(shè)計后，當(dāng)用戶打開相機(jī)電源時，閃存中的數(shù)據(jù)必須啟動fpga。對于啟動操作，我是使用微控制器還是cpld進(jìn)行啟動操作
2019-05-31 12:05:10
？ Spartan6是否包含基板高性能電容器，如Virtex5和6？具有推薦的旁路上限值的其他人的經(jīng)驗是什么？謝謝！以上來自于谷歌翻譯以下為原文We're laying outa Spartan 6
2019-05-29 07:36:22
我正在測試spartan6上的serdes，我無法通過32位寬的數(shù)據(jù)傳遞結(jié)果。我的電路使用8位和16位寬數(shù)據(jù)。在一個范圍內(nèi)，我可以看到看起來移位或不一致的東西以32位寬的IO數(shù)據(jù)輸出接收器輸出
2019-07-24 08:17:30
我在Jtag鏈中使用Spartan6 LX75T和LX100，erliear它過去工作正常，但現(xiàn)在我得到下面的devde id不匹配錯誤。我還有兩套電路板可以正常工作。影響狀況：信息：iMPACT
2019-06-17 09:57:41
，如果速度等級為3的Spartan6具有下一個最大延遲時間：Ttap1 = 8 psTtap2 = 40 psTtap3 = 95 psTtap4 = 108 psTtap5 = 171
2019-05-30 10:27:55
嗨，我正在使用spartan6 LX100 676。目前我的利用率是8％，所有引腳分配，2 pll使用，2 mcb（DDR2-240Mhz DDR）。大多數(shù)數(shù)字引腳工作在80Mhz頻率。運(yùn)行
2019-05-30 09:48:02
嗨，我是學(xué)生我研究了如何在SPARTAN6中設(shè)計部分重新配置好幾個月，但仍然不知道如何使用它。有我的知識： - 通過planAhead實(shí)施設(shè)計PlanAhead的部分重新配置設(shè)計。 （我
2019-02-22 08:22:33
在Spartan6中有很多的電源供應(yīng)輸入。比如：VCCINT和VCCAUX是為FPGA內(nèi)部邏輯供電。VCCO是為相應(yīng)Bank的I/O引腳Buffer提供電源，同時也為一些輸入Buffer提供
2017-03-10 14:52:03
在Spartan6中有很多的電源供應(yīng)輸入。比如：VCCINT和VCCAUX是為FPGA內(nèi)部邏輯供電。VCCO是為相應(yīng)Bank的I/O引腳Buffer提供電源，同時也為一些輸入Buffer提供
2017-03-10 14:52:03
你好我有Spartan6 LX150T的設(shè)計。在連接的SPI閃存中成功配置到位文件后，CCLK仍將是時鐘。有沒有人知道為什么要這樣做？用戶設(shè)計已正確配置，設(shè)計開始運(yùn)行。但正如我所說，CCLK仍在計時
2019-05-24 07:40:54
[size=+0]簡單介紹[size=+0]E9 是一款面向教學(xué)實(shí)驗和工程師入門的高性價比FPGA 學(xué)習(xí)平臺，采用XILINX的Spartan6系列FPGA，豐富的外圍接口和用戶擴(kuò)展IO。平臺采用
2012-06-09 11:21:53
新手求問，Spartan6 用Slave Serial模式配置需要生成什么格式的文件？如何通過Micro CPU將配置信息寫入FPGA？謝謝各位大神。
2016-11-18 09:04:53
多媒體，自動化控制，通信領(lǐng)域以及高校教育領(lǐng)域。 特性參數(shù)主芯片 Spartan6 XC6SLX16-FTQ256 2C配置flashM25P64 64Mbit高速緩存1Gbit DDR3內(nèi)存顆粒
2014-04-10 13:54:35
我想用SPI flashW25Q64B配置partan6 XC6SLX75，該接口根據(jù)“Spartan-6 FPGA”編寫ConfigurationUser Guide“。原理圖如下： 但是有一個
2018-10-22 11:16:26
Spartan6 SRIO，clk pad是浮動的，有沒有辦法使用SRIO
2019-08-01 08:59:05
- RAMB16BWER類型的實(shí)例'xRAMR / RAMB16BWER_inst'上的SIM_DEVICE值已從'SPARTAN3ADSP'更改為'SPARTAN6'，以更正此原語的后ngdbuild
2019-08-05 08:28:52
親愛的每個人， 我用Spartan6 LX15作為MIPI-CSI2發(fā)射器構(gòu)建了一塊電路板，該電路完全基于XAPP894。我將高速IO標(biāo)準(zhǔn)設(shè)置為DIFF_HSTL_I_18，將低功耗IO標(biāo)準(zhǔn)設(shè)置為
2019-08-07 09:12:51
啟動映像） ，然后通過禁用BitG??en選項中的多引導(dǎo)功能生成多引導(dǎo)位。順便說一下，我使用的閃存是8M位SPI閃存（來自atmel）。IPROG cmds是spartan6配置數(shù)據(jù)表的100％，G3
2019-07-19 09:12:14
我正在使用spartan6 gtp收發(fā)器向?qū)?。但沒有外部時鐘。相反，我使用時鐘向?qū)褂?00 M振蕩器生成所需的速率。我嘗試使用chipcope測試示例設(shè)計，但錯誤計數(shù)信號正在增加gradullay。誰能幫幫我嗎？
2019-08-06 10:47:32
嗨，我在使用SPI閃存芯片配置我的spartan 6設(shè)計時遇到問題。我看過其他論壇條目（似乎有很多）但仍然沒有解決它。我已經(jīng)包含了一個原理圖（這是一個相當(dāng)大的工作表，但我把它減少到配置的東西）。這是
2019-07-16 13:05:05
全新Xilinx Spartan6 Nexys3 開發(fā)板轉(zhuǎn)讓！從未使用！950包郵~需要的聯(lián)系我。
2014-01-01 17:20:18
我想知道Spartan6中外部振蕩器的要求。有關(guān)頻率穩(wěn)定性的要求等等。我已經(jīng)檢查了Spartan6的數(shù)據(jù)表，但我沒有找到詳細(xì)和具體的標(biāo)準(zhǔn)以上來自于谷歌翻譯以下為原文I want to know
2019-05-10 14:31:23
給大家分享一下關(guān)于Spartan6板子的使用心得。
2021-04-30 07:03:13
求大神分享一些關(guān)于spartan6套件試用心得
2021-04-15 06:42:05
大家好，對于通用I / O（不是GTxx收發(fā)器或內(nèi)存控制器），在Spartan6上使用內(nèi)部終端是否需要特殊連接或外部組件？ （即GND或Vcco的電阻）？到目前為止我發(fā)現(xiàn)的只有： - 方便
2019-06-04 15:21:12
我嘗試使用“clockin向?qū)А痹?b class="flag-6" style="color: red">Spartan6中使用PLL我們可以指定的2個參數(shù)是輸入和輸出抖動。但是與構(gòu)建PLL的常用參數(shù)有什么關(guān)系：1）輸入捕獲范圍，定義輸入頻率的窗口：是輸入抖動嗎？2
2019-06-06 11:14:34
如何使用spartan6芯片驅(qū)動TFT顯示屏？如何使用xlinx軟件編程？
2016-12-21 16:23:22
了從串口模式配置。在Spartan 6配置數(shù)據(jù)表中，它給出了創(chuàng)建它的示例原理圖。問題是CoolRunner II沒有SERIAL_OUT，PROGRAM_B，DONE或INIT_B引腳。當(dāng)我查看菊花鏈
2019-07-02 11:04:53
嗨，大家好 我知道如何使用RTL代碼回讀SPARTAN6器件的器件，通過實(shí)例化DNA_PORT很容易實(shí)現(xiàn)。 但是在SPARTAN3E中，沒有這種原始來源。 劑量SPARTAN3E無法回讀設(shè)備ID
2019-07-10 08:40:32
帶有Spartan6的新電路板將使用SPI閃存Spansion S25FL19P（扇區(qū)為64kB）。此SPI閃存列為與Impact兼容。唉沒有描述連接模式。它可以在簡單的1數(shù)據(jù)線輸出中工作嗎？它會
2019-07-24 13:48:52
使用ICAP-spartan6發(fā)送比特流。任務(wù)是當(dāng)我按下按鈕1時，spartan6 FPGA加載黃金比特流，由LED指示燈閃爍表示。類似地，當(dāng)我按下按鈕2時，F(xiàn)PGA使用ICAP重新配置多引導(dǎo)比特流。請幫我解決這個問題。我有
2019-07-19 12:31:58
我將在spartan6 LX150T Bank2中設(shè)計lvds接口，將有15對lvds信號。和其他信號（約90個信號）將被用于單個信號?？赡軉?？我如何設(shè)置bank2？如果你知道這個方法，請告訴我
2019-07-25 13:41:58
親愛的專家 我嘗試通過GTP（S6）/ GTX（V6）在SP605（Spartan6）和ML605（Virtex6）之間建立通信， 我想連接兩個主板的SFPlight模塊，并且定義極光協(xié)議，但我
2019-07-31 10:37:43
誰能告訴我如何給FPGA SPARTAN6套件提供128位輸入？我們?nèi)绾?b class="flag-6" style="color: red">配置它通過16個開關(guān)接受128位輸入？以上來自于谷歌翻譯以下為原文can anyone tell me how to give
2019-07-22 08:33:05
大家好！我正在使用Spartan6 FPGA為高速DAC提供數(shù)據(jù)。必要的高速I / O時鐘由PLL實(shí)例完成。在我的申請中，我有兩種不同的情況：case1：我需要從80MHz參考（M = 12）產(chǎn)生
2019-07-31 10:59:14
嗨，我有2個不同的Spartan設(shè)備。一個是Spartan 3AN，第二個是Spartan 6.我知道我可以使用相同的JTAG，引腳短接在一起以允許配置。但是，我不知道如何為2個不同的Spartan
2020-05-29 12:53:02
我正在使用spartan6 MCB與DDR2建立接口。我是VHDL的新手。在我預(yù)先編寫的示例設(shè)計數(shù)據(jù)和地址中，我想修改設(shè)計以給出用戶定義的數(shù)據(jù)和地址，并且想要添加三個控制信號wr，rd
2020-03-25 07:31:23
大家好， 有沒有人知道將標(biāo)準(zhǔn)限幅正弦波振蕩器連接到Spartan6的簡單，漂亮和干凈的方法？謝謝你的幫助巴勃羅以上來自于谷歌翻譯以下為原文Hi Everybody, Does anyone know
2019-05-16 12:00:46
嗨，我正在嘗試使用spartan6塊rams作為真正的雙端口ram，數(shù)據(jù)寬度為20bits。所以實(shí)例化的宏由xilinx.i提供.Spartan-6庫指南用于HDL設(shè)計，但我無法獲取是否啟用和重置
2019-07-26 13:22:01
在我進(jìn)行數(shù)據(jù)包修改后，我嘗試更新Spartan6 CRC校驗和失敗。這不是Virtex / E / 2 / 2P / 4/5/6/7或Spartan3E的問題，但Spartan6完全不同。我知道
2019-07-08 07:39:34
doing a design using Spartan6 LX150 FGG676 FPGA, can I ask for some reference schematic which uses the external memory? Thanks,Anna
2019-07-02 08:54:43
嗨！我正在使用Spartan6 XC6SLX9，我想編寫Flash PROM，這樣做： - 我制作了一個MCS文件：+配置單個FPGA+存儲設(shè)備：32M+ SPI PROM：M25P32 - 當(dāng)我
2020-04-26 13:45:52
; Xilinx Reference Design（見附件），該參考程序用的是KC705開發(fā)板，芯片是Kintex-7，而我買的是SDP-H1開發(fā)板，用的是Spartan6芯片。在microblaze中
2018-10-25 09:18:48
懷疑它是由ARM調(diào)試器運(yùn)行引起的JTAG引腳上的活動，這是問題的根源。我想知道：Spartan6如何決定它應(yīng)該通過JTAG接受配置數(shù)據(jù)而不是通過SelectMap？ SelectMap配置是否會失敗，因為JTAG活動，即使ARM調(diào)試器沒有“尋址”FPGA？任何建議都感激不盡！
2020-06-01 07:40:34
我有一個Spartan6 LX 150T開發(fā)板。我還有一個FMC XM 105 Rev B調(diào)試卡，它連接到開發(fā)板的JX1端口。但是，我不知道FPGA上的哪些引腳映射到電路板上JX1 / JX2連接器
2019-06-20 09:30:52
我們對兩個項目分別進(jìn)行了3年的斯巴達(dá)6應(yīng)用設(shè)計。我們遇到了斯巴達(dá)6配置模式的問題。我們使用10k電阻下拉配置模式引腳M1，但此設(shè)置對于最近的設(shè)計不起作用。我們必須使用2k電阻來重新生成10k電阻
2019-07-19 12:48:01
我試圖將工作代碼從Spartan3設(shè)計移植到Spartan6設(shè)計，我遇到了一個我無法解決的問題。當(dāng)我最初在實(shí)際硬件上合成并實(shí)現(xiàn)設(shè)計時，似乎存在一個時序問題，這會阻止我的設(shè)計與主機(jī)系統(tǒng)通信。我決定
2019-11-04 09:43:55
CLOCK_DEDICATED_ROUTE約束已應(yīng)用于COMP.PIN，允許您的設(shè)計繼續(xù)。此約束禁用與指定的COMP.PIN相關(guān)的所有時鐘布局器規(guī)則。我想知道可以在spartan6中實(shí)現(xiàn)這樣的電路嗎？或者，有沒有
2019-07-29 15:03:38
你好在spartan6中，發(fā)生配置錯誤時I / O是什么？KS
2019-08-02 09:54:34
有人知道Spartan6 LXT設(shè)備中DVB-ASI TS接口的工作解決方案或應(yīng)用說明嗎？以上來自于谷歌翻譯以下為原文Does anybody know a working solution
2019-05-20 13:53:57
請幫我找一個在串行模式下配置XCF16P以配置Spartan6 LX45T的方法。除了以下消息之外，我無法在XCF16P的數(shù)據(jù)表上找到方法：在ISPEN期間（未鉗位時）和選擇串行模式進(jìn)行配置
2019-07-02 09:54:15
大家好，在我的一個項目中，我要求使用GTP并將差分TXP / TXN和RXP / RXN信號配置為雙向，可以使用SPARTAN 6LX 100T或任何其他Xilinx FPGA中的GTP。請給出我
2019-06-21 08:21:50
大家好， 我在我的項目中使用spartan6系列（XC6SLX100）。我想在單個PROM中使用兩種不同的設(shè)計?？赡軉?？如果是，那么“Flash PROM設(shè)計修訂能力”是什么意思。因為這個PROM
2019-06-04 14:10:57
你好我已經(jīng)使用spartan 6（xcs6lx75）定制了一個新板，但是當(dāng)我嘗試通過jtag接口配置它時，screeen上有錯誤。我想知道在將配置引腳連接到錯誤的級別時是否有錯誤的想法。因此我想知道
2019-06-06 07:49:30
摘要:本應(yīng)用指南提供了一種方法可從3.3V接口對Spartan™-3和Spartan-3L FPGA進(jìn)行配置。它針對每種配置模式都提供了一組經(jīng)驗證的連接框圖。這些框圖是完整且可直接使用的解決方案
2010-10-24 23:02:08
68 等，它的作用是各種高速串行接口的物理層。對Spartan6系列而言，GTPA1_DUAL包含兩個GTP transceiver，或者說包含兩個通道。
2018-07-14 06:45:0017860 
Spartan6系列是一類低成本高容量的FPGA，采用45nm低功耗敷銅技術(shù)，能在功耗、性能、成本之間很好地平衡；Spartan6系列內(nèi)部采用雙寄存器、6輸入的LUT，還有一系列的內(nèi)建系統(tǒng)級模塊
2018-07-14 06:45:0030731 Spartan6系列FPGA通過把應(yīng)用程序數(shù)據(jù)導(dǎo)入芯片內(nèi)部存儲器完成芯片的配置。Spart-6 FPGA可以自己從外部非易失性存儲器導(dǎo)入編程數(shù)據(jù)，或者通過外界的微處理器、DSP等對其進(jìn)行編程。對以上
2018-07-14 06:58:0016361 
最近在做Spartan6上的視頻輸出，輸出的接口是HDMI接口，要求格式是720P。
2017-02-11 11:43:502588 
《Spartan6開發(fā)中bufpll mapping error 》 最近在做Spartan6上的視頻輸出，輸出的接口是HDMI接口，要求格式是720P。
2017-02-11 11:56:042019 使用XILINX公司的Spartan6芯片，也是最近半年的事情。該芯片由于上市時間不長，在使用該芯片的時候各位網(wǎng)友分享的心得也比較少；再加上第一次開發(fā)使用它，開發(fā)過程肯定會遇到很多很多棘手頭疼的問題。
2017-02-11 11:56:357003 
本文檔內(nèi)容介紹了基于Spartan-6-FPGA配置講解，供參考
2018-03-26 15:18:176 本演示介紹了 Spartan?-3A 入門套件如何讓您立即獲得 Spartan-3A FPGA 器件的節(jié)能模式，高速 I/O 選項，DDR2 SDRAM 存儲器接口，商用閃存配置支持，以及利用 Device DNA 實(shí)現(xiàn)的 FPGA/IP 保護(hù)等特性。
2018-05-22 13:45:012484 Spartan-6 FPGA 利用CCL 支持布線線路與邏輯單元之間的可配置互聯(lián)功能。Spartan-6 FPGA 是易失性器件- 電源移除時，不能保留原有配置。為了配置Spartan
2020-01-10 15:28:5125 本文檔的主要內(nèi)容詳細(xì)介紹的是XILINX的SPARTAN6和XC6SLX45與STM32F20X的原理圖和PCB核心板資料合集免費(fèi)下載。
2021-02-22 08:00:0038 黑金Spartan6開發(fā)板的Verilog教程詳細(xì)說明
2023-10-11 18:02:451
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評論