- 7 50T FPGA試用筆記（二）/DSP48E1

閱讀全文

上一頁 12全文

FPGA電源設(shè)計的鐵氧體磁珠應用筆記

磁珠這玩意雖好，但也不能貪杯喲，硬件菌在決定服用磁珠之前，老wu建議先看看下這份 Altera 公司的鐵氧體磁珠應用筆記。

2020-09-16 12:38:58

1795

FPGA中如何充分利用DSP資源，DSP48E1內(nèi)部詳細資源介紹

充分利用DSP資源，我們需要對DSP48E1有所了解。 1.DSP48E1介紹 DSP48E1是7系列的最小計算單元，DSP資源，支持許多獨立的功能，其基本功能如下所示 DSP48E1簡易模型包括：帶有D寄存器的25位預加法器 25*18二進制乘法 48位累加三輸入加法其他的一些功能還包括

2020-09-30 11:48:55

26617

fpga內(nèi)部主要結(jié)構(gòu)及其功能分析（Kintex-7FPGA內(nèi)部結(jié)構(gòu)）

Kintex-7 FPGA的內(nèi)部結(jié)構(gòu)相比傳統(tǒng)FPGA的內(nèi)部結(jié)構(gòu)嵌入了DSP48E1，PCIE，GTX,XADC,高速IO口等單元，大大提升了FPGA的性能。

2023-08-24 09:26:56

1393

117-基于DSP+FPGA的20路 50Msps AD 數(shù)據(jù)處理平臺

基于DSP+FPGA的20路 50Msps AD 數(shù)據(jù)處理平臺1、板卡概述　　該DSP+FPGA高速信號采集處理板由我公司自主研發(fā)，包含一片TI DSP TMS320C6455和一片Xilinx

2014-06-24 14:01:53

50T無法識別我的iMPACT是為什么？

和Spartan-6。我無法使用任何一個軟件套件編程任何設(shè)備。之前我使用Artix 100T編程了類似的設(shè)置，但似乎新的50T無法識別我的iMPACT。我也嘗試添加設(shè)備，但它沒有用。有沒有辦法更新ISE

2020-05-29 11:52:31

7 series FPGAs SPI MultiBoot應用筆記

7 series FPGAs MultiBoot功能指讓FPGA從2個或者多個BIT文件中加載一個BIT文件運行程序，本文檔介紹基于個人參考設(shè)計例程K7MultiBoot的應用筆記

2019-04-05 00:25:27

7系列FPGA DSP48E1片的特點

模式下，48位加法器/減法器也支持雙24位或雙12位SIMD算術(shù)運算。在這種配置中，動態(tài)ALUMODE控制信號也支持對兩個48位二進制數(shù)的按位邏輯操作。　　在DSP48E1列中，級聯(lián)各個DSP48E1片

2021-01-08 16:46:10

7系列FPGA DSP48E1片的特點什么？

7系列FPGA DSP48E1片的特點什么

2021-03-05 06:26:41

DSP48E1 Slice的最大頻率是什么

我正在實例化DSP切片并進行簡單的乘法然后加法（（A * B）+ C）。根據(jù)DSP48E1用戶指南，當使用所有三個流水線寄存器時，它給出了最高頻率為600 MHz。但就我而言，它使用流水線寄存器

2020-06-12 06:32:01

DSP48E1不會推斷預加法器

嗨，我有一個如下的指令：（D-A）* B + C.端口A，B，C，D與DSP48E1輸入引腳相對應。我試圖將整個操作打包在DSP單元中。（順便說一句，我的數(shù)據(jù)寬度是8位）在布局和布線完成后，我

2019-04-01 14:25:40

DSP48E1作為延遲移位寄存器

在我的設(shè)計中，我需要延遲一些數(shù)據(jù)（32位寬）一段時間。我一直在使用SRL16而不是FFs，它可以很好地延遲超過幾個周期。我還注意到，使用DSP48E1片很容易將數(shù)據(jù)延遲到48位寬，延遲三個周期，因此

2019-04-18 06:40:33

DSP48E1的屬性詳解

和RSTB復位（如圖2-7和圖2-8所示）?！　　　端口　　每個DSP48E1片都有一個48位的輸出端口p。這個輸出可以通過PCOUT路徑內(nèi)部連接（級聯(lián)連接）到相鄰的DSP48E1片。PCOUT連接

2020-12-23 16:54:08

ADC前端電路的五個設(shè)計步驟(ADI應用筆記中文版)

ADC前端電路的五個設(shè)計步驟(ADI應用筆記中文版)附件e0677055-d30d-4b55-9091-fe1f7b6010f7.pdf221.6 KB

2018-11-19 09:15:06

AN2784應用筆記

的FSMC配置的存儲器接口實例，以及時序計算和硬件連接方法。本應用筆記的實例是基于STM3210E-EVAL評估版上的存儲器，這是大容量STM32F10xxx的評估版。使用的存儲器是一個16位的異步NOR閃存存儲器，一個8位的NAND閃存存儲器和一個16位的異步SRAM存儲器。

2023-10-10 07:45:10

Artix-7 FPGA介紹、概述

Avnet 設(shè)計的 Artix-7 50T FPGA評估套件是完全可定制的開發(fā)工具套件，非常適合嵌入式設(shè)計人員對靈活低功耗平臺的需求。Artix–7 50T FPGA評估板是一套完整的系統(tǒng)，它把嵌入式處理器系統(tǒng)所需的所有功能和接口都集成到一個小小的芯片上。相關(guān)資料打包下載

2016-08-19 15:32:34

Perf-V開發(fā)板介紹~~~附視頻介紹

FTG256C，256個引腳的 FBGA 封裝，同時包含50t和100t版本，先來一波板子照片~其中，主要的參數(shù)：邏輯單元 Logic Cells：33280；乘法器 DSP48：90；可配置邏輯塊 CLBs

2021-07-29 15:13:38

Xilinx大神都懂的數(shù)字運算單元—DSP48E1

充分利用DSP資源，我們需要對DSP48E1有所了解。 1.DSP48E1介紹 DSP48E1是7系列的最小計算單元，DSP資源，支持許多獨立的功能，其基本功能如下所示 DSP48E1簡易模型包括

2023-06-20 14:29:51

freeRTOS使用筆記分享

freeRTOS使用筆記一（移植篇）目錄freeRTOS使用筆記一（移植篇）一，移植準備（1）從官網(wǎng)或者github獲取源碼（2）創(chuàng)建自己的工程目錄二，開始移植（1）復制源碼（2）修改工程一，移植

2022-01-27 07:49:39

【Artix-7 50T FPGA試用體驗】(七)+小小氣象站-結(jié)項報告

，使用瀏覽器打開網(wǎng)頁之后，可以在頁面上實時更新當前的溫度和氣壓。項目硬件/軟件：硬件：Artix-7 50T FPGA開發(fā)板軟件：Vivado2014.4項目測試環(huán)境：Chrome瀏覽器流程框圖由于沒有

2016-12-11 19:05:19

【Artix-7 50T FPGA試用體驗】(五) + “LwIP Ethernet Apps”歷程學習

的LwIP歷程“7A50T_EthernetLite_LwIP_VIV2014_4”。解壓之后，在doc目錄下可以看到歷程的使用教程，這里就不貼圖依依介紹了，文檔寫的比較詳細。這里主要是記錄一下如何把

2016-11-09 23:15:59

【Artix-7 50T FPGA試用體驗】+ 快速匹配算法實現(xiàn)-結(jié)項

本帖最后由 lijuqiang000 于 2016-12-20 10:55 編輯感謝“電子發(fā)燒友論壇”和“xilinx”舉辦的這次Artix-7試用活動，使我有機會接觸到了xilinx系列

2016-12-20 10:55:09

【Artix-7 50T FPGA試用體驗】二板卡細探（二）

1600Mbps。其與FPGA的接口如下圖，主要引腳有：Data[0:15]，DM[0:1]，DQS[0:1]，Address和Control 具體的FPGA引腳分配如下圖對應FPGA中的BANK 15

2016-12-13 11:02:54

【Artix-7 50T FPGA試用體驗】二板卡細探（一）

此篇先細致探索一下板卡的硬件資源。如下圖所示，主要以Artix-7 50T FPGA為核心，外圍有電源管理和時鐘電路，通信、輸入輸出端口，和存儲器。電源管理: 板卡電源輸入有兩種方式1）由DC

2016-12-12 22:12:39

【Artix-7 50T FPGA試用體驗】Artix-7 50T -從入手開始-1

嵌入式開發(fā)板，有豐富的外設(shè)，如網(wǎng)卡，u***2uart等，上手就純粹的接線就可以了。烙鐵是用不上的，杜邦接口也不用了，感覺清爽了很多。然后非常感謝同樣獲取試用機會的lijinqiu1（抱歉不會@），參考他

2016-10-24 18:50:16

【Artix-7 50T FPGA試用體驗】Artix-7 50T FPGA板卡文件安裝與使用

工程時，在器件板卡選型時，可以選擇Boards面板，選擇Artix-7 50T Evaluation Board板卡。無需知道FPGA芯片詳細信息。5、在Block Design設(shè)計時，可以直接拖動板卡資源到設(shè)計面板中。這就是簡單的LED實例化過程，在嵌入式設(shè)計時，相當方便用戶使用。

2016-11-28 15:15:16

【Artix-7 50T FPGA試用體驗】Artix-7 50T簡介

Digilent 的 PmodArtix-7 50T FPGA 評估套件接口，支持 48 個用戶 I/O 引腳 8 個用戶 DIP 開關(guān) 雙 10/100 以太網(wǎng)接口 JTAG 編程/配置端口配對適應雙倍寬度

2016-11-23 22:36:52

【Artix-7 50T FPGA試用體驗】DDR3調(diào)試

型號xc77a50ti-ftg256選擇控制器類型為DDR3SDRAM控制器設(shè)置時鐘頻率400MHz，內(nèi)存具體型號MT41K128M16XX-15E，電壓1.5V，數(shù)據(jù)寬度16位設(shè)置輸入時鐘頻率200MHz MIG控制器提供三種接口

2016-12-16 10:21:49

【Artix-7 50T FPGA試用體驗】Labview與xilinxFPGA結(jié)合初探

的設(shè)計維護和改進變得更為輕松。比如并沒有找到artix-7 50T驅(qū)動，逛ni、Avnet、xilinx都呵呵感謝ni的技術(shù)支持回復我的郵件?。?！用labview，xilinx的編譯器就不要裝太高的版本ba

2016-12-21 10:56:25

【Artix-7 50T FPGA試用體驗】MT9D111使用記錄

測試用的AIM1-AIN3 ADC采集引腳，這次用不到SCLK I2C的時鐘SADDR 選擇I2C器件地址，接低電平地址是 0X90D0-D7 攝像頭的并行數(shù)據(jù)口FRAME_VALID 行同步信號

2016-12-15 21:44:42

【Artix-7 50T FPGA試用體驗】MT9D111攝像頭數(shù)字識別+結(jié)項

模塊資料多一點，在TI官網(wǎng)可以下載到。FPGA采用安富利的Artix-7 50T開發(fā)板，具有52160個邏輯單元、2.7Mbit BRAM以及120個DSP48 slice，還有4個速度為

2016-12-29 11:25:39

【Artix-7 50T FPGA試用體驗】Petalinux安裝教程

持久戰(zhàn)，從文件大小就可以看出來--一個petalinux的安裝包有7G大小。。。這是要了老命了！學校網(wǎng)絡(luò)整改后，龜網(wǎng)速能嚇死人，基本上是200k左右，居然還有時20k。。。完全受不了。。?；旧?/div>

2016-12-03 19:12:02

【Artix-7 50T FPGA試用體驗】Vivado程序固化

bin_file?。?！在打開硬件管理器（Hardware Manager），并連接上板卡。在hardware面板中右擊FPGA器件（xc7a50t），選擇Add Configuration Memery

2016-12-27 20:22:29

【Artix-7 50T FPGA試用體驗】xilxin Artix-7 系列FPGA相關(guān)特性

了Xilinx Artix-7FPGA的基本結(jié)構(gòu)和性能，在此基礎(chǔ)上，就可以充分發(fā)揮該器件的特性，設(shè)計實用的系統(tǒng)了。到此為止，關(guān)于7A50T開發(fā)板上的硬件資源就已經(jīng)基本學習完成，下一節(jié)，將開始Xilinx 的FPGA開發(fā)流程的學習。小梅哥2016年11月1日星期二于成都市電子科技大學

2016-11-01 15:52:18

【Artix-7 50T FPGA試用體驗】一初上手

收到一個白色紙箱，作為剁手party，拆快遞箱那快感不用多說了，打開紙箱，一塊板子，幾張說明書，還有數(shù)據(jù)線等配件相比其它搭載高端FPGA芯片的開發(fā)板，Artix-7 50T開發(fā)板算是比較迷你的，當然

2016-11-01 14:40:21

【Artix-7 50T FPGA試用體驗】以太網(wǎng)圖像傳輸驗證系統(tǒng)-結(jié)項報告

外設(shè)資源等，如下幾篇博文：【Artix-7 50T FPGA試用體驗】二板卡細探（一）【Artix-7 50T FPGA試用體驗】二板卡細探（二）一切就緒，開始上手FPGA調(diào)試和開發(fā)了，第一步

2016-12-19 08:12:39

【Artix-7 50T FPGA試用體驗】以太網(wǎng)接口調(diào)試

以太網(wǎng)可以說是現(xiàn)今應用最廣泛的數(shù)據(jù)通信協(xié)議之一，本篇從物理層對以太網(wǎng)在Artix-7 50T開發(fā)板上應用進行評測。一、原理：按照技術(shù)發(fā)展以太網(wǎng)可以分為：標準以太網(wǎng)、快速以太網(wǎng)、千兆以太網(wǎng)和萬兆以太網(wǎng)

2016-12-13 20:07:58

【Artix-7 50T FPGA試用體驗】四 LwIP以太網(wǎng)調(diào)試

LwIP在Artix-7 50T上的應用。直接在官網(wǎng)上下載Artix-7 50T的LwIP參考設(shè)計，使用vivado 2014.4打開。如下圖，為系統(tǒng)模塊圖，核心是microblaze軟核具體可看如下

2016-12-14 15:56:23

【Artix-7 50T FPGA試用體驗】基于7A50T FPGA開發(fā)套件的工業(yè)通信管理機設(shè)計（二）

接口連接到Artix-7FPGA上，從而實現(xiàn)了給7A50T板卡擴展16個485接口的功能。到此為止，關(guān)于通信管理機的硬件接口就已經(jīng)全部搭建好了。系統(tǒng)框架也已經(jīng)介紹完畢，下一步，該搭建該系統(tǒng)了。

2016-12-16 10:45:36

【Artix-7 50T FPGA試用體驗】基于7A50T FPGA開發(fā)套件的工業(yè)通信管理機設(shè)計（一）

操作系統(tǒng)設(shè)計起來更加的方便。而本設(shè)計采用7A50T開發(fā)板進行設(shè)計，當然不是看中了7A50T能夠嵌入軟核并運行網(wǎng)絡(luò)協(xié)議，看中的是FPGA在通信協(xié)議加速上的各種優(yōu)勢。為什么使用FPGA設(shè)計通信管理機我們曾經(jīng)

2016-12-16 10:43:40

【Artix-7 50T FPGA試用體驗】基于7A50T FPGA開發(fā)套件的工業(yè)通信管理機設(shè)計（五）結(jié)項

計（二）【Artix-7 50T FPGA試用體驗】基于7A50T FPGA開發(fā)套件的工業(yè)通信管理機設(shè)計（三）AXI接口【Artix-7 50T FPGA試用體驗】基于7A50T FPGA開發(fā)套件的工業(yè)

2016-12-27 10:36:50

【Artix-7 50T FPGA試用體驗】基于官方BSP的PetaLinux工程創(chuàng)建

本帖最后由 chy520cvv 于 2016-12-14 19:05 編輯利用官方的板卡進行PetaLinux開發(fā)的好處之一就是文件資料豐富，同時會有相關(guān)支持。但是Artix-7 50T

2016-12-14 19:04:11

【Artix-7 50T FPGA試用體驗】多方法點亮LED

\2016.2\data\boards\board_parts Vivado軟件安裝的板卡文件下?？截恱dc文件重啟Vivado，創(chuàng)建工程時，在器件板卡選型時，可以選擇Boards面板，選擇Artix-7 50T

2016-12-16 23:19:04

【Artix-7 50T FPGA試用體驗】開發(fā)板初探

IEEE1588USB-UART 接口Xilinx PC4 和 Digilent SMT2Xilinx XC7A50T-1FTG256C下面讓我們開始上電吧??！網(wǎng)口旁邊的u***口是一個虛擬串口

2016-10-19 22:42:09

【Artix-7 50T FPGA試用體驗】開發(fā)板初探一

，進行IIC測試~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~ ~~Artix-7 50T - IIC EEPROM Write/Read

2016-10-20 22:33:22

【Artix-7 50T FPGA試用體驗】開箱測試

1. 拿到板子先研究一下硬件。紅色的板子蠻好看。在底面有一個小模塊，我估計是 JTAG下載模塊。2. 去官網(wǎng)下載資料，地址如下：http://www.em.avnet.com/artix7

2016-11-06 16:54:52

【Artix-7 50T FPGA試用體驗】板載資源介紹與相關(guān)知識理解

具體型號特點 FPGA主芯片XC7A50T-1FTG256C高性能低成本FPGA器件，含高速收發(fā)器 DDR3存儲器MT41K128M16JT-125:E256M字節(jié)DDR3存儲器 QSPI FLASH存儲器

2016-10-27 18:35:03

【Artix-7 50T FPGA試用體驗】模板匹配

,Y 方向的投影數(shù)值保存下來，假如取8位寬、，那么1個數(shù)字就是8bit*16的字符模板。2. 把這些模板矩陣存入FPGA 的內(nèi)部RAM中作為標準模板庫。采用8×16 bit 大小的數(shù)組作為標準模板

2016-12-19 01:19:43

【Artix-7 50T FPGA試用體驗】簡易智能家居結(jié)項帖

本帖最后由 chy520cvv 于 2016-12-25 20:36 編輯原本想利用PetaLinux實現(xiàn)嵌入式Linux在7A50T板卡上的移植，然后將之前在樹莓派上做的智能語音家居的系統(tǒng)

2016-12-25 20:34:46

【Artix-7 50T FPGA試用體驗】（二）簡單測試+解決問題

0x00000000Processor started. Type "stop" to stop processor RUNNING>E:\Artix-7 FPGA\開發(fā)板資料\7A50T

2016-10-29 15:05:43

【Artix-7 50T FPGA試用體驗】（三）網(wǎng)絡(luò)+軟核

可以用直連的方式去測試，這樣就可以直接修改IP。）E:\Artix-7 FPGA\開發(fā)板資料\7A50T\7A50T

2016-10-29 20:42:56

【Artix-7 50T FPGA試用體驗】（開箱）第一次與Xilinx FPGA的接觸

`7A50T開發(fā)板試用報告之開箱這是我第一次接觸Xilinx的板卡和軟件，顯得誠惶誠恐，各種新概念迎面撲來，非常擔心力所不逮。然而為了感謝電子發(fā)燒友論壇，感謝Xilinx，感謝安富利公司對我的信任

2016-10-22 19:33:44

【Artix-7 50T FPGA試用體驗】（開箱）簡單測試+開發(fā)環(huán)境搭建

。反面二、簡單測試接下來是串口測試，學生party不像老司機拿到板卡就調(diào)試串口，測試板卡的資源情況。希望以后養(yǎng)成這種習慣吧！我用的是串口調(diào)試助手1.3，測試數(shù)據(jù)如下：Artix-7 50T - IIC

2016-12-07 08:46:04

【Artix-7 50T FPGA申請】FPGA由Altera轉(zhuǎn)Xilinx系列筆記

能夠符合Xilinx最新的工具軟件和器件系列，因此選擇7系列FPGA作為原型平臺。經(jīng)朋友推薦，本開發(fā)板復雜度適中，學習開發(fā)，因此特申請使用該開發(fā)板進行學習開發(fā)相應的資料教程。本人擬從以下幾個方面展開試用

2016-10-11 18:15:20

【Artix-7 50T FPGA申請】以太網(wǎng)圖像傳輸驗證系統(tǒng)

申請理由：項目描述：本人將使用Artix-7 50T開發(fā)板進行圖像處理相關(guān)的開發(fā)測評，計劃如下：1. 通過PMOD接口連接圖像采集卡，圖像采集卡上有模擬攝像頭，通過ADC芯片將模擬信號轉(zhuǎn)化為數(shù)字信號

2016-10-11 18:15:33

【Artix-7 50T FPGA申請】基于FPGA核處理器的導航定位系統(tǒng)

好的浮點數(shù)參數(shù)數(shù)據(jù)進行補償運算，消除零偏及溫漂。這其中要用到一定量的浮點運算，原本計劃采用FPGA+DSP的架構(gòu)，但板子面積有限。以前用過斯巴達3系列芯片的核，故決定浮點運算部分采用軟核來實現(xiàn)，可以省掉一片DSP。

2016-10-12 09:52:40

【Artix-7 50T FPGA申請】基于Artix-7的智能家居

，在此基礎(chǔ)上設(shè)計過基于FPGA的電子琴。同時此前在電子發(fā)燒友成功申請獲得過云路由和樹莓派的試用，認真對待每次試用機會，認真撰寫心得體會。如果獲得Artix-7 FPGA的試用機會，試用進度如下：1、認真閱讀

2016-11-10 12:34:54

【Artix-7 50T FPGA申請】拿下Artix-7 50T FPGA 評估套件

申請理由：項目描述：1、從歷程開始驗證開發(fā)板的所有功能。2、使用fpga端驅(qū)動傳感器（溫度，氣壓，pm2.5等）3、完成arm端的Linux的傳感器驅(qū)動開發(fā)。4、實現(xiàn)webservice，可以在web上查看傳感器參數(shù)。

2016-10-11 18:15:58

【免費試用】紫光同創(chuàng)PGL50H開發(fā)平臺，高性能國產(chǎn)FPGA，盤古50K開發(fā)板試用活動火熱征集中！

K開發(fā)板）免費試用活動，歡迎FPGA應用開發(fā)者、高校師生和研究人員踴躍報名，申請試用！掃描報名二維碼即可立即報名！ *掃碼報名參與免費試用活動紫光同創(chuàng)PGL50H開發(fā)平臺簡介 PGL50H開發(fā)平臺

2023-08-21 16:16:13

為什么BUFG驅(qū)動DSP48E1的CE會出現(xiàn)問題？

為什么BUFG驅(qū)動DSP48E1的CE會出現(xiàn)問題？警告：LIT：683 - DSP48E1符號“Inst_control_loop / u_Subsystem11

2020-06-12 11:45:43

如何使用DSP45E1模塊實現(xiàn)Multply-Add操作？

嗨，我想使用DSP45E1模塊實現(xiàn)Multply-Add操作，其中一個要求是我需要DSP模塊上的3級流水線。查看UG479 7系列DSP48E1 Slice用戶指南（UG479） - Xilinx

2020-07-21 13:52:24

如何簡化DSP48E1片操作

48位動態(tài)比較。這使得諸如A:B NAND C = = 0或A:B（按位邏輯）C = =模式等函數(shù)得以實現(xiàn)?！　D2-5以非常簡化的形式顯示了DSP48E1片。7個OPMODE位控制X、Y和Z多路復用

2021-01-08 16:36:32

如何簡化DSP48E1片操作

簡化DSP48E1片操作

2021-01-27 07:13:57

如何解決通用Xilinx FPGA DSP片和邏輯單元上的問題？

喜據(jù)我所知，有些xilinx FPGA具有DSP Slice（DSP48E）。在fpga設(shè)計摘要中，我看到切片寄存器，切片LUT，占用切片等以及DSP48E的單獨行。我的問題是 - 1）DSP48E

2019-04-04 06:36:56

我們可以將相同的SPI / BPI閃存用于配置FPGA和用戶存儲器嗎

大家好，我是Lalith kumar，我們正在使用Artix7 50t FPGA。由于板載空間限制，我們計劃連接512 Mb Quad SPI / BPI閃存，用于FPGA配置以及用戶數(shù)據(jù)接口。是否

2020-06-09 14:57:11

無法讓DSP48E1進行模式檢測0的原因？

我一直在嘗試將DSP48E1原語用于具有自動終端計數(shù)重置的計數(shù)器。大部分工作都很好，但我看到的一個問題是我無法讓DSP48E1進行模式檢測0.如果我將C輸入設(shè)置為48'd0，則在P =開始時

2020-07-28 10:38:40

有沒有什么方法可以禁用或自定義DSP48E1元素用于自己的新算法

據(jù)我所知，乘法默認由FPGA中的DSP48E1片處理。有沒有什么方法可以禁用或自定義DSP48E1元素用于自己的新算法？我的目標是使用我的乘法算法，而不是使用FPGA中的現(xiàn)有DSP算法。請指教。謝謝。

2020-05-04 15:22:35

求DSP48E1和BRAM36K / BRAM18K之間水平關(guān)系的信息？

，這是新型xilinx產(chǎn)品的基礎(chǔ)架構(gòu)，因此DSP-Slices和CLB的寬度可能相等，但我找不到確認的信息。如果有人能夠提供有關(guān)7系列FPGA中CLB，DSP48E1和BRAM36K / BRAM18K之間水平關(guān)系的信息，將會非常有幫助。

2020-07-25 11:04:42

求大佬分享開源庫spdlog的使用筆記

求大佬分享開源庫spdlog的使用筆記

2021-12-27 06:50:03

請問DSP48A的SPARTAN 3A DSP FPGA之間存在什么形式的通信？

DSP48A的SPARTAN 3A DSP FPGA之間存在什么形式的通信？它是基于公交車的嗎？有仲裁嗎？他們的溝通協(xié)議是什么？以上來自于谷歌翻譯以下為原文What form

2019-06-28 06:19:32

部分重新配置：錯誤放置映射

/ Using_DSP48E.DSP48E_I1 / DSP48E1在站點DSP48_X3Y28上放置錯誤。該站點是分區(qū)擁有的私有區(qū)域組的一部分

2019-01-25 10:36:59

XC7A50T-1FGG484C FPGA可編程邏輯器件XILINX/賽靈思

XC7A50T-1FGG484C FPGA可編程邏輯器件XILINX/賽靈思ALINX SoM AC7A50T，基于Artix-7 XC7A50T-1FGG484C，由FPGA + 2 DDR3

2022-06-17 17:53:59

基于Artix-7 50T FPGA開發(fā)板的近距離感應器Pmod設(shè)計示例

基于Artix-7 50T FPGA開發(fā)板的近距離感應器Pmod設(shè)計示例（Vivado 2014.4 - Proximity Sensor Pmod Example Design

2016-08-03 20:40:36

基于Artix-7 50T FPGA開發(fā)板EthernetLite lwIP應用實例

Artix-7 50T FPGAEthernetLite應用實例，This example design utilizes the light-weight IP (lwIP) protocol

2016-08-04 09:04:27

201

Artix-7 50T FPGA開發(fā)板接口功能測試實例

Artix-7 50T FPGA開發(fā)板接口功能測試實例，This document describes a MicroBlazeTM design implemented and tested on the Xilinx Artix-7 50T Evaluation board。

2016-08-04 09:17:07

198

System generator DSP48E1 (1)：端口說明

概述 Xilinx的DSP48E1模塊在7系列的fpga芯片中經(jīng)常被用于DSP應用當中。他能夠有效提高設(shè)計的靈活性和效率，提高產(chǎn)品的性能。 DSP48E1支持許多獨立的功能。包括：乘法

2017-02-08 01:07:12

595

System generator DSP48E1 (2)：四路加法器

概述利用4個dsp48e1模塊，實現(xiàn)四路加法器，dsp48e1模塊在手冊中表示比較復雜，找了兩個圖，可以大致看懂他的基本功能。圖1 dsp48e1端口說明圖2 簡化的DSP48E1結(jié)構(gòu) 軟件

2017-02-08 01:10:08

473

7 50T 入門級FPGA試用筆記（一）/初探

作為Xlinx-FPGA的學習者，學習之路頗為坎坷。在感慨Xilinx高大上的同時不得不吐槽真貴，特別是好的開發(fā)板（在這里真誠感謝xilinx電子創(chuàng)新網(wǎng)提供的試用板）。同時高冷的Xilinx在學

2017-02-08 02:09:03

253

7開發(fā)板活動試用名單公布了！??！

5 路琨基于Artix-7 50T的多傳感器數(shù)據(jù)融合 6 徐鵬基于FPGA的動態(tài)視頻監(jiān)控（安防）試用須知： 1、收到開發(fā)板之日起每2周必須發(fā)布一篇

2017-02-08 12:13:34

256

spartan-6 FPGA DSP48A1芯片的詳細資料介紹

本用戶指南詳細介紹了Spartan?6 FPGA中DSP48A1芯片的功能。本章提供了Spartan-6 FPGA（DSP48A1芯片）中數(shù)字信號處理（DSP）元件的技術(shù)細節(jié)。每個DSP48

2019-02-15 14:42:38

DSP48E1詳解（3）： DSP48E1屬性

A、B、C、CARRYIN、CARRYINSEL、OPMODE、BCIN、PCIN、ACIN、ALUMODE、CARRYCASCIN、MULTSIGNIN以及相應的時鐘啟用輸入和復位輸入都是保留端口。D和INMODE端口對于DSP48E1片是唯一的。本節(jié)詳細描述DSP48E1片的輸入端口

2022-07-25 18:00:18

4426

DSP48E1片的數(shù)據(jù)和控制輸入提供算術(shù)和邏輯階段

DSP48E1片的數(shù)學部分由一個25位的預加器、2個25位、18位的補法器和3個48位的數(shù)據(jù)路徑多路復用器(具有輸出X、Y和Z)組成，然后是一個3輸入加法器/減法器或2輸入邏輯單元(參見圖2-5)。使用2輸入邏輯單元時，不能使用乘法器。

2022-01-21 14:14:26

962

7系列FPGA DSP48E1的參數(shù)特點概述

在DSP48E1列中，級聯(lián)各個DSP48E1片可以支持更高級的DSP功能。兩個數(shù)據(jù)路徑(ACOUT和BCOUT)和DSP48E1片輸出(PCOUT、MULTSIGNOUT和CARRYCASCOUT)提供級聯(lián)功能。級聯(lián)數(shù)據(jù)路徑的能力在過濾器設(shè)計中很有用。

2022-06-21 08:55:00

1882

搜索歷史

- 7 50T FPGA試用筆記（二）/DSP48E1

評論