Altera推出業(yè)界唯一投產(chǎn)的低功耗28 nm Cyclone? V GT FPGA，幫助開發(fā)人員降低了PCIe Gen2應(yīng)用的系統(tǒng)總成本，并全面通過了PCI Express? （PCIe?） 2.0規(guī)范的兼容性測試。
2013-03-19 12:37:39
2139 6678的pcie和fpga的pcie? TX和RX需要交叉接么？DSP的TX接到FPGA的rx,DSP的RX接到FPGA的TX？
?
2018-06-21 15:49:12
系列子系列介紹表 (1) Artix-7 FPGA系列——業(yè)界最低功耗和最低成本 通過表1我們不難得出以下結(jié)論： 與上一代 FPGA相比，其功耗降低了50%，成本削減了35%，性能提高30%，占用
2012-09-21 13:46:16
FPGA功耗的基本概念，如何降低FPGA功耗？IGLOO能夠做到如此低的功耗是因為什么？
2021-04-30 06:08:49
FPGA已經(jīng)被廣泛用于實現(xiàn)大規(guī)模的數(shù)字電路和系統(tǒng)，隨著CMOS工藝發(fā)展到深亞微米，芯片的靜態(tài)功耗已成為關(guān)鍵挑戰(zhàn)之一。文章首先對FPGA的結(jié)構(gòu)和靜態(tài)功耗在FPGA中的分布進(jìn)行了介紹。接下來提出了晶體管
2020-04-28 08:00:00
是90nm的1.2 V器件，與先前產(chǎn)品相比可降低靜態(tài)和動態(tài)功耗，且FPGA制造商采用不同的設(shè)計技術(shù)進(jìn)一步降低了功耗，平衡了成本和性能。這些90nm器件都改變了門和擴散長度，優(yōu)化了所需晶體管的開關(guān)速率
2015-02-09 14:58:01
FPGA的功耗高度依賴于用戶的設(shè)計，沒有哪種單一的方法能夠?qū)崿F(xiàn)這種功耗的降低，如同其它多數(shù)事物一樣，降低功耗的設(shè)計就是一種協(xié)調(diào)和平衡藝術(shù)，在進(jìn)行低功耗器件的設(shè)計時，人們必須仔細(xì)權(quán)衡性能、易用性、成本、密度以及功率等諸多指標(biāo)。
2019-11-05 07:54:43
對于各種不同的數(shù)據(jù)中心工作負(fù)載，FPGA 可以顯著提高性能，最大程度減少附加功耗并降低總體擁有成本 (TCO)。
2019-08-13 08:03:44
FPGA的功耗高度依賴于用戶的設(shè)計，沒有哪種單一的方法能夠?qū)崿F(xiàn)這種功耗的降低，在進(jìn)行低功耗器件的設(shè)計時，人們必須仔細(xì)權(quán)衡性能、易用性、成本、密度以及功率等諸多指標(biāo)。
2019-08-29 07:52:29
電源引腳布局減小了22%，功耗降低了35%。圖1 2.有效應(yīng)對噪聲敏感輸入 因為FPGA中許多模塊對供電電源噪聲非常敏感，而噪聲會導(dǎo)致產(chǎn)生抖動，隨之帶來很高的誤碼率(BER)，降低了電路性能，而
2018-10-23 16:33:09
目前許多終端市場對可編程邏輯器件設(shè)計的低功耗要求越來越苛刻。工程師們在設(shè)計如路由器、交換機、基站及存儲服務(wù)器等通信產(chǎn)品時,需要密度更大、性能更好的FPGA,但滿足功耗要求已成為非常緊迫的任務(wù)。而在
2019-07-15 08:16:56
。除此之外，設(shè)計中采用一些低功耗技巧，也可以降低靜態(tài)功耗。IGLOO具有功耗友好的器件架構(gòu)，能提供靜態(tài)、睡眠、Flash*Freeze功耗模式，允許采用動態(tài)電壓和頻率調(diào)節(jié)技術(shù)來降低系統(tǒng)整體實際功耗。提供可選擇
2019-07-05 07:19:19
PCIe設(shè)備的低功耗狀態(tài)要求系統(tǒng)驅(qū)動程序顯式地將設(shè)備置于低功耗狀態(tài)，從而PCIe鏈路則可以依次變?yōu)榈?b class="flag-6" style="color: red">功耗鏈路狀態(tài)。PCIe規(guī)范允許PCIe鏈路在沒有系統(tǒng)驅(qū)動的情況下進(jìn)入低功耗狀態(tài)。這個特性就是所謂
2021-12-28 06:18:35
PCIe設(shè)備的低功耗狀態(tài)要求系統(tǒng)驅(qū)動程序顯式地將設(shè)備置于低功耗狀態(tài)，從而PCIe鏈路則可以依次變?yōu)榈?b class="flag-6" style="color: red">功耗鏈路狀態(tài)。PCIe規(guī)范允許PCIe鏈路在沒有系統(tǒng)驅(qū)動的情況下進(jìn)入低功耗狀態(tài)。這個特性就是所謂
2022-01-03 08:00:09
設(shè)計技巧為什么能夠節(jié)省功耗？降低FPGA功耗的設(shè)計技巧有哪些？
2021-04-30 06:04:19
降低FPGA功耗的設(shè)計技術(shù) Design Techniques to Reduce Power Consumption Each generation of FPGAs gets
2009-12-18 16:49:59
”，這個系統(tǒng)大到宇宙空間，小到微觀空間個體。在電子領(lǐng)域更可以直接指不同的工作系統(tǒng)，不同的單個器件。簡化模型如圖1。橋接的目的是什么?是為了兩個系統(tǒng)之間產(chǎn)生物理或者電氣連接，為了傳輸特定的媒介。在電子領(lǐng)域
2022-02-20 07:00:00
LT4320IN8-1理想二極管橋控制器的典型應(yīng)用電路。 LT4320-1是理想的二極管橋控制器，可驅(qū)動四個N溝道MOSFET，支持典型的DC至600Hz的電壓整流。通過最大化可用電壓并降低功耗，理想的二極管橋簡化了電源設(shè)計并降低了電源成本，特別是在低壓應(yīng)用中
2019-03-29 07:58:55
通過最大化可用的電壓和降低功耗（請參閱下面的溫度計比較），理想二極管橋簡化了電源設(shè)計和降低供電成本，尤其是在低電壓應(yīng)用。一個理想二極管橋也消除了熱設(shè)計問題，昂貴的散熱片，并大大降低了印刷電路板面積。
2019-10-23 09:10:25
Virtex 7 PCIe硬IP是否意味著FPGA內(nèi)部的ASIC？或者像Tandem方法一樣，在第一階段，CPLD將PCIe初始配置加載到FPGA？ （http://www.em.avnet.com
2020-05-29 12:52:09
層板設(shè)計，專業(yè)的PCB Layout保證信號完整性的同時，經(jīng)過嚴(yán)格的質(zhì)量控制，滿足工業(yè)環(huán)境應(yīng)用。SOM-TLK7核心板引出FPGA豐富的資源信號引腳，二次開發(fā)極其容易，客戶只需要專注上層應(yīng)用，大大降低了
2020-09-24 14:39:36
項目名稱：FPGA PCIe信號拆分應(yīng)用領(lǐng)域：計算機參賽計劃：利用FPGA的并行資源，實現(xiàn)在不使用plx硬核芯片的情況下對PCIe信號的拆分。具體有效帶寬視開發(fā)板資源而定。使用FPGA相較于使用硬核
2021-05-12 18:05:46
1688Mb/s的DDR3存儲器。可以被配置為三態(tài)用于降低功耗和高速IO操作。除了供電引腳和一些專用的配置引腳，每個BANK里的IO有相同的IO能力。7系列的FPGA，其IO可以分為寬電壓IO標(biāo)準(zhǔn)和高性能兩種
2016-11-01 15:52:18
。上次介紹了該開發(fā)板所采用的PCIE傳輸框架RIFF，今天進(jìn)一步分析其ARM端的測試?yán)?b class="flag-6" style="color: red">pcie2screen并介紹一下FPGA端程序的修改。一、測試?yán)?b class="flag-6" style="color: red">pcie2screen例程pcie
2023-02-13 17:57:47
了DMA 讀寫功能的模塊，而且 RIFFA 模塊提供了TX 和 RX 讀寫接口，因此用可以直接操作 RIFFA 的讀寫接口，從而來控制 PCIE 模塊的讀寫，有了 RIFFA 模塊大大降低了 FPGA
2023-01-30 14:14:25
無論從微觀到宏觀、從延長電池壽命到減少全球變暖的溫室效應(yīng)等等，各種不同因素都在迅速推動系統(tǒng)設(shè)計人員關(guān)注節(jié)能問題。一項有關(guān)設(shè)計優(yōu)先考慮事項的最新調(diào)查指出，大部分工程師已把功耗排在首位，或者是將其緊跟在性能、密度和成本之后。在功耗方面，FPGA帶來了獨特的挑戰(zhàn)。為什么要設(shè)計優(yōu)化FPGA功耗？
2019-08-08 07:39:45
客戶關(guān)注的問題。降低FPGA功耗是降低封裝和散熱成本、提高器件可靠性以及打開移動電子設(shè)備等新興市場之門的關(guān)鍵。
2019-09-20 06:33:32
基于V7的高性能PCIe信號處理板是什么？基于V7的高性能PCIe信號處理板有哪些主要功能？基于V7的高性能PCIe信號處理板有哪些應(yīng)用？
2021-06-25 06:21:15
進(jìn)行原型開發(fā)，把設(shè)計移植到低風(fēng)險、低成本HardCopy V ASIC，性能將大大提高，功耗能夠降低50％。Stratix V FPGA具有以下優(yōu)點： （1）高功效收發(fā)器突破了帶寬 a.集成
2012-09-21 13:49:05
案例中，這樣的平臺需要進(jìn)行一定的調(diào)整以滿足汽車制造商的需求。而使用FPGA可以快速實現(xiàn)低成本橋接解決方案，使得現(xiàn)有平臺能夠完美應(yīng)用于汽車領(lǐng)域。
2019-07-23 07:57:39
總諧波失真 (THD) 低于一定百分比，而且還需要每個諧波都不超過 IEC 61000-3-2 合規(guī)性標(biāo)準(zhǔn)中規(guī)定的特定限值。在這篇共分兩部分的博客中，我將介紹用于降低 PFC 諧波和改善 THD
2018-09-12 09:47:28
最新器件 Virtex-4 FPGA 提供了 90 nm 工藝技術(shù)的高性能，卻避免了預(yù)想中靜態(tài)功耗的顯著增大。使用賽靈思功耗估算工具并遵循低功耗設(shè)計考慮事項，滿足您的功耗目標(biāo)將比以往任何時候都更加容易。
2012-01-11 11:59:44
有著嚴(yán)格的浪涌電流和穩(wěn)態(tài)工作電流限值要求，因此由總線供電的器件應(yīng)用經(jīng)常忽視FPGA，而是更愿意采用性能和靈活性都不及 FPGA 的微控制器解決方案。隨著賽靈思低功耗系列器件中最新成員Artix-7
2016-07-27 17:14:50
事件被捕獲使用硬件UART克服軟件實現(xiàn)的性能限制LCMXO2-640HC-4TG100C可編程邏輯器件FPGA芯片通過硬件性能加速提升系統(tǒng)性能基于邏輯的信號過濾降低了處理器負(fù)荷以最小的處理器開銷實現(xiàn)
2019-09-20 15:13:30
處理器的設(shè)計正在從提高頻率向
降低功耗的方向轉(zhuǎn)變，為滿足更高
性能的要求
并使
功耗不超過許多應(yīng)用所能承受的范圍，微處理器的一個明顯變化是從頻率越來越高向多內(nèi)核架構(gòu)轉(zhuǎn)變?！ ?/div>
2019-11-08 06:21:20
FPGA的功耗高度依賴于用戶的設(shè)計，沒有哪種單一的方法能夠?qū)崿F(xiàn)這種功耗的降低，如同其它多數(shù)事物一樣，降低功耗的設(shè)計就是一種協(xié)調(diào)和平衡藝術(shù)，在進(jìn)行低功耗器件的設(shè)計時，人們必須仔細(xì)權(quán)衡性能、易用性、成本、密度以及功率等諸多指標(biāo)。
2019-08-15 08:28:42
如何降低可重構(gòu)系統(tǒng)的整體功耗？有什么方法能使可重構(gòu)系統(tǒng)的性能和功耗需求之間達(dá)到平衡？
2021-04-08 07:09:23
現(xiàn)在需要一反向耐壓值為600V，電流為3A的整流橋作為開關(guān)電源的整流器，但是，這個高壓整流橋的壓降大，這樣引起的功耗就大，由于對開關(guān)電源的效率有要求，請問有什么辦法可以降低整流橋的功耗嗎？或者，有低壓降的高壓整流橋推薦嗎？
2014-05-13 19:53:40
/latest_fpgas_show_big_gains_in_floating_point_performance/我對SP Add的Virtex 7 - 690T的計算如下：1-將頻率降低15％ - 對于
2020-08-13 09:56:00
嗨，我能夠在我們的定制板上連接到virtex 7 fpga。我的塊級設(shè)計具有用于pcie的軸橋作為終點和axi bram。但我無法使用pcie鏈接從外部處理器訪問bram。任何人都可以幫忙解決這個問題嗎？大多數(shù)情況下，我猜這與地址翻譯有關(guān)，我無法弄清楚。謝謝
2020-04-22 09:31:47
嗨，我正在使用AXI-PCIe橋接IP與我的邏輯進(jìn)行通信。我的poroject要求有128K內(nèi)存。我不知道如何配置AXI BAR地址來擴展內(nèi)存。我閱讀了IP文檔，但沒有任何意義。目前我能夠從具有32K PCIe BAR空間的PC讀寫。
2020-06-19 10:14:32
針對互連功能以及高性能和低功耗進(jìn)行了優(yōu)化。ECP5 FPGA系列提供業(yè)界最小尺寸封裝（10x10 mm），并具備高達(dá)85K查找表（LUT），功能密度相比競品高出近2倍，同時成本和功耗也大幅降低
2020-10-21 11:53:02
從工藝選擇到設(shè)計直至投產(chǎn)，設(shè)計人員關(guān)注的重點是以盡可能低的功耗獲得最佳性能。Altera在功耗和性能上的不斷創(chuàng)新，那其28nm高端FPGA如何實現(xiàn)功耗和性能的平衡？具體有何優(yōu)勢？
2019-09-17 08:18:19
如何利用FPGA實現(xiàn)低成本汽車多總線橋接？
2021-04-29 06:51:23
復(fù)雜器件專業(yè)技術(shù)相結(jié)合，將為系統(tǒng)供應(yīng)商提供低功耗的芯片方案，供他們在此基礎(chǔ)上持續(xù)提高帶寬容量，并完成更智能的處理。此外，TPACK提供的芯片解決方案可以導(dǎo)入到最新的FPGA中，進(jìn)一步降低功耗。最終實現(xiàn)
2019-07-31 07:13:26
對于各種不同的數(shù)據(jù)中心工作負(fù)載，FPGA 可以顯著提高性能，最大程度減少附加功耗并降低總體擁有成本 (TCO)。
2019-10-10 07:46:05
如何才能實現(xiàn)降低FPGA設(shè)計的功耗？
2021-04-29 06:47:38
相關(guān)的影響和設(shè)計問題，并介紹一些可行的解決方案和應(yīng)用方法。橋接新舊視頻接口人們對創(chuàng)新的低成本視頻橋接解決方案的需求正與日俱增。 例如，構(gòu)建監(jiān)控系統(tǒng)、無人機或 DSLR 攝像頭的設(shè)計人員想要利用上熱門移動
2017-04-06 13:48:17
我的項目是為安全關(guān)鍵應(yīng)用開發(fā)基于VMEbus的LCD模塊。我只會使用VMEbus的連接器P1到背板。要使用的模塊是：人機界面（LCD模塊）數(shù)據(jù)輸入（例如，通過鍵）數(shù)據(jù)輸出（LED）地址選擇邏輯 16
2019-05-23 08:52:42
嗨，我正在使用超大規(guī)模的FPGA板。我可以通過DMA子系統(tǒng)IP和DDR控制器IP將數(shù)據(jù)從PC傳輸?shù)紻DR。我打算在FPGA中進(jìn)行一些處理，然后更新數(shù)據(jù)，以便PC可以讀取。如何通過PCIe指示PC處理
2020-05-08 09:40:04
，允許采用動態(tài)電壓和頻率調(diào)節(jié)技術(shù)來降低系統(tǒng)整體實際功耗。提供可選擇的1.2V和1.5V的I/O和核電壓，以方便用戶平衡設(shè)計的性能和功耗之間的關(guān)系。IGLOO的時鐘結(jié)構(gòu)可以沒有副作用的對全局信號和局部信號進(jìn)行門控制。另外IGLOO的RAM模塊具有LP和F*F端口來控制RAM本身的靜態(tài)功耗。
2020-05-13 08:00:00
我有一個問題，我必須在使用JTAG將位文件下載到FPGA后重新啟動計算機。否則，我無法使用PCIE讀取寄存器或與PCIE接口有關(guān)的任何內(nèi)容。我該怎么做才能改善我的情況？謝謝。
2020-06-02 15:56:26
。電池通過PIC用來sh的PMOSfet直接連接到GSM模塊。關(guān)閉GSM模塊并降低功耗。我與LDO有一些問題，只提供PIC和一些上拉，當(dāng)GSM模塊注冊或發(fā)送GPRS分組時，我每4mS獲得大約500S
2019-09-19 14:05:22
究竟怎樣才算低功耗？小于5mA？小于1ms？小于100uA？怎樣通過軟件控制的方式來優(yōu)化并降低單片機的功耗？低功耗的范圍大概在哪？
2021-07-08 06:25:55
脈寬調(diào)制器 (DPWM)、低功耗微控制器等。它們是如無橋接 PFC 等復(fù)雜高性能電源設(shè)計的較好選擇。數(shù)字控制無橋接 PFC在其他一些無橋接 PFC 拓?fù)浣Y(jié)構(gòu)中[1] [2]，圖 1 是一個已經(jīng)為業(yè)界所廣泛
2018-09-26 10:52:03
的功耗取決于FPGA芯片及硬件設(shè)計本身，很難有較大的改善。可以優(yōu)化是第3部分功耗：設(shè)計動態(tài)功耗，而且這部分功耗占總功耗的90%左右，因此所以降低設(shè)計動態(tài)功耗是降低整個系統(tǒng)功耗的關(guān)鍵因素。上面也提到過功耗
2014-08-21 15:31:23
的視頻放大器只需要2V/V增益(圖9)，從而降低了對最后一級視頻放大器的要求，并降低功耗。同時也降低了兩個放大器的總功耗，實現(xiàn)最佳性能。
2020-12-17 09:52:10
嗨，我將從一個新項目開始。它涉及使用FPGA和GP / GPU加速PCIe板，這些板將被添加到常規(guī)計算機或服務(wù)器中。 GPU將是NVIDIA特斯拉。 FPGA板......還有待選擇。我確實看到了
2019-01-24 10:55:48
如何利用FPGA設(shè)計技術(shù)降低功耗？
2021-04-13 06:16:21
本帖最后由 一只耳朵怪 于 2018-6-25 11:01 編輯
你好！我目前正在實現(xiàn)6657DSP 評估板與xilinx kintex7 FPGA之間的PCIE連接，其中DSP作為Root
2018-06-25 05:14:40
成本 通過表1我們不難得出以下結(jié)論： 與上一代 FPGA相比，其功耗降低了50%，成本削減了35%，性能提高30%，占用面積縮減了50%，賽靈思FPGA芯片在升級中，功耗和性能平衡得非常好。 (2
2012-09-06 16:24:35
PCI Express是一種高性能互連協(xié)議，被廣泛應(yīng)用于網(wǎng)絡(luò)適配、圖形加速器、網(wǎng)絡(luò)存儲、大數(shù)據(jù)傳輸以及嵌入式系統(tǒng)等領(lǐng)域。文中介紹了PCIe的體系結(jié)構(gòu)，以及利用Altera Cyclone IV GX
2019-05-21 09:12:26
ARM處理器），釋放寶貴的可編程邏輯資源，用于實現(xiàn)其他邏輯功能，從而提高了性能，降低了功耗和成本。作為一個例子，PCI Express（PCIe）協(xié)議堆棧需要大約150K LE作為軟核實現(xiàn)，在硬核模塊中則
2015-02-09 15:02:06
描述 Kintex?-7 FPGA 為您的設(shè)計在 28nm 節(jié)點實現(xiàn)最佳成本/性能/功耗平衡，同時提供高 DSP 率、高性價比封裝，并支持 PCIe? Gen3 和 10 Gigabit
2023-11-10 14:22:14
新一代 FPGA的速度變得越來越快，密度變得越來越高，邏輯資源也越來越多。那么如何才能確保功耗不隨這些一起增加呢？很多設(shè)計抉擇可以影響系統(tǒng)的功耗，這些抉擇包括從顯見的
2009-06-20 10:37:122321 
本白皮書介紹了有關(guān)賽靈思 28 nm 7 系列 FPGA 功耗的幾個方面，其中包括臺積電 28nm高介電層金屬閘 (HKMG) 高性能低功耗（28nm HPL 或 28 HPL）工藝的選擇。 本白皮書還介紹了 28 HPL 工藝提供
2012-03-07 14:43:44
41 白皮書 ：采用低成本FPGA實現(xiàn)高效的低功耗PCIe接口 了解一個基于DDR3存儲器控制器的真實PCI Express （PCIe） Gen1x4參考設(shè)計演示高效的Cyclone V FPGA怎樣降低系統(tǒng)總成本，同時實現(xiàn)性能和功耗
2013-02-26 10:04:2572 商湯科技算法平臺團(tuán)隊和北京大學(xué)高能效實驗室聯(lián)合提出一種基于 FPGA 的快速Winograd算法，可以大幅降低算法復(fù)雜度，改善 FPGA 上的 CNN 性能。
2018-02-07 11:52:068687 
賽靈思7系列FPGA產(chǎn)品通過采用新的工藝和新的架構(gòu)方式，成功將產(chǎn)品的功耗顯著降低。7系列FPGA產(chǎn)品的實測功耗與上一代產(chǎn)品相比，降低了約一半。采用臺積電全新28HPL工藝，賽靈思7系列28nm FPGA產(chǎn)品同時實現(xiàn)了高性能和低功耗。
2018-06-05 13:45:004086 查看UltraScale FPGA中集成的PCIe Gen3模塊的性能演示。
第一個演示顯示了PCIe鏈路上的最大數(shù)據(jù)吞吐量;
demo＃2利用現(xiàn)成的DMA引擎和軟件驅(qū)動程序來代表典型的用例。
2018-11-28 06:22:003464 與傳統(tǒng)FPGA架構(gòu)相比，UltraScale架構(gòu)引入了許多創(chuàng)新，可提高性能并降低功耗。
在本視頻中，我們將重點介紹路由，邏輯和實現(xiàn)軟件的增強功能......
2018-11-22 06:45:003056 reconfigure.io的Rob Taylor在法蘭克福的XDF 2018云軌道中展示了一個用例。
Rob討論了FPGA在FPGA中的可訪問性，降低了評估和利用FPGA的成本。
2018-11-22 06:08:003402 高線性度下變頻混頻器使 3G 和 4G 無線基站的性能提高并降低了功耗
2021-03-21 10:18:103 本文介紹一個FPGA 開源項目：PCIE I/O控制卡。上一篇文章《FPGA優(yōu)質(zhì)開源項目– PCIE通信》開源了基于FPGA的PCIE通信Vivado工程，用于實現(xiàn)上位機通過PCIE接口訪問FPGA的DDR3以及RAM內(nèi)存數(shù)據(jù)。PCIE I/O控制卡工程是在上一個工程的基礎(chǔ)上進(jìn)行了部分模塊和參數(shù)的修改。
2023-09-01 16:18:361296 
V不僅對之前Arora家族進(jìn)行了補充，還在降低功耗的同時顯著提升了性能。與Arora家族GW2A系列相比，Arora V器件的性能提高了30%，功耗降低了60%。Arora V編程配置為設(shè)計人員提供
2023-11-02 09:45:04638 性能提升，功耗降低！，這樣的MOSFET是你的最愛么？
2023-12-04 15:09:36114 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評論