基于CPLD的IRIG-B碼對時方式在繼電保護(hù)裝置中的應(yīng)用 - 全文

?

　　時間的精確和統(tǒng)一是變電站自動化系統(tǒng)的最基本要求。只有電力系統(tǒng)中的各種自動化設(shè)備(如故障錄波器、繼電保護(hù)裝置、RTU微機(jī)監(jiān)控系統(tǒng)等)采用統(tǒng)一的時間基準(zhǔn)，在發(fā)生事故時，才能根據(jù)故障錄波數(shù)據(jù)，以及各開關(guān)、斷路器動作的先后順序和準(zhǔn)確時間，對事故的原因、過程進(jìn)行準(zhǔn)確分析。統(tǒng)一精確的時間是保證電力系統(tǒng)安全運行，提高運行水平的一個重要措施。全球定位系統(tǒng)(GPS)的出現(xiàn)為實現(xiàn)這些需求提供了可能。

　　基于GPS的對時方式有3種：1)脈沖對時方式;2)串行口對時方式;3)IRIG-B時間編碼對時方式。脈沖對時和串行口對時各有優(yōu)缺點，前者精度高但是無法直接提供時間信息，而后者對時精度比較低。IRIG-B碼對時方式兼顧了兩者的優(yōu)點，是一種精度很高并且又含有絕對的精確時間信息的對時方式，采用IRIC-B碼對時，就不再需要現(xiàn)場總線的通信報文對時，也不再需要GPS輸出大量脈沖節(jié)點信號。國家電網(wǎng)公司發(fā)布的技術(shù)規(guī)范中明確要求新投運的需要授時的變電站自動化系統(tǒng)間隔層設(shè)備，原則上應(yīng)采用IRIG-B碼(DC)方式實現(xiàn)對時。

　　1 繼電保護(hù)裝置對時方案

　　一個變電站內(nèi)配置一套時間同步系統(tǒng)，該時間同步系統(tǒng)可由一面或多面時鐘裝置屏組成。時問同步系統(tǒng)的結(jié)構(gòu)可采用主從式或主備式結(jié)構(gòu)。時間同步系統(tǒng)與被授時的繼電保護(hù)裝置之間采用EIA RS-422/485接口標(biāo)準(zhǔn)來傳輸IRIG-B(DC)碼信號。不同廠家的保護(hù)裝置僅需具有EIA RS422/485接口的IRIG-B碼解碼器，即可接入變電站統(tǒng)一對時網(wǎng)絡(luò)。保護(hù)裝置內(nèi)嵌IRIG-B碼解碼模塊，采用圖1中的對時模式，即由IRIG-B碼解碼模塊檢測出時間信息和對時脈沖，通過串口將時間信息直接下發(fā)到各個功能插件。各功能插件都直接從對時模塊引入對時脈沖。

?

　　2 IRIG-B碼解碼模塊的硬件設(shè)計

　　早期的B碼解碼設(shè)備多采用TTL集成電路與單片機(jī)相結(jié)合的方法來實現(xiàn)，利用門電路和觸發(fā)器從編碼信號中提取出秒同步信號，而用單片機(jī)實現(xiàn)時間信息的解碼。目前該方法仍在使用，但該方法存在器件較多，結(jié)構(gòu)復(fù)雜，可靠性差、同步精度不高、通用性差、不利于功能擴(kuò)展等問題。

　　為了解決上述問題，在本設(shè)計中，采用CPLD芯片來實現(xiàn)IRIG-B碼的解碼，采用的是Altera公司的EPM3256。開發(fā)仿真軟件采用的是MAX+PLUSⅡ，它可以進(jìn)行原理圖編輯和VHDL語言編輯，并支持這些編輯方式的混合設(shè)計。在本設(shè)計中利用VHDL語言進(jìn)行底層模塊的設(shè)計，用原理圖進(jìn)行上層模塊的設(shè)計。該軟件具有門級仿真功能，可以進(jìn)行功能和時序仿真，并且支持目標(biāo)程序在線下載。

　　外部接入的IRIG-B編碼信號是用RS485電平傳輸?shù)牟罘中盘?，需變換為TTL信號，轉(zhuǎn)換芯片為AD公司的ADM2483，該芯片是帶隔離的增強(qiáng)型RS485收發(fā)器，有失效保護(hù)、短路電流限制、熱關(guān)斷和恢復(fù)等功能。外接的5 MHz信號來源于5 MHz的有源晶振。硬件框圖如圖2所示。

?

　　3 IRIG-B碼解碼模塊的軟件設(shè)計

　　3.1 IRIG-B碼原理

　　IRIG(Inter Range Instrumentation Group)碼是美國靶場司令委員會制定的一種時間標(biāo)準(zhǔn)，共有4種并行二進(jìn)制時間碼格式和6種串行二進(jìn)制時間碼格式。其中最常用的是IRIG-B時間碼格式。B碼可以分為直流(DC)碼和交流(AC)碼，交流碼是1 kHz的正弦波載頻對直流碼進(jìn)行幅度調(diào)制后形成的;直流碼采用脈寬編碼方式。每秒1幀，含100個碼元，每個碼元寬度為10ms。碼元有3種，位置標(biāo)識符的脈寬是8ms(位置標(biāo)識P0～P9和參考標(biāo)志Pr)，二進(jìn)制“1”和“0”的脈寬分別為5 ms和2ms。

　　每幀從參考標(biāo)志Pr開始，也就是連續(xù)兩個8 ms脈沖中的第2個8 ms脈沖的前沿開始，分別為Pr，第0，1，…，99碼元。在Pr和P5之間是BCD字段，傳送的是BCD碼格式的時間信息(包含秒、分、時、天4種信息)，低位在前，高位在后;個位在前十位在后。在P5和P8之間是CF字段，實現(xiàn)控制功能，可根據(jù)實際使用時的協(xié)議制定使用方法，在這里沒有用到該字段。在P5和P8之間是SBS字段，是用二進(jìn)制表示的以秒(s)為單位的時間信息。IRIG-B碼的格式如圖3所示。

?

　　3.2 IRIG-B碼解碼方案

　　IRIC-B碼解碼器的功能框圖如圖4所示。

?

　　1)分頻電路本模塊的功能是將5 MHz的時鐘信號進(jìn)行分頻處理，輸出1 000 Hz和9 600 Hz的信號，為碼元檢測和識別單元、碼元記錄單元和異步申行發(fā)送單元提供時間基準(zhǔn)。為了減少計數(shù)器的位數(shù)進(jìn)行了多次分頻。

　　2)碼元檢測和識別單元首先對B碼信號進(jìn)行串并轉(zhuǎn)換。用10個D觸發(fā)器串聯(lián)，用1 000Hz的時鐘信號作為它們的時鐘，這樣只有在1 000 Hz的時鐘信號的上升沿來的時候才對輸入的數(shù)據(jù)進(jìn)行輸出，其他時候處于保持原來輸出不變。串行觸發(fā)器的輸出分別連到10個并行D觸發(fā)器，由IRIG-B碼的上升沿來控制并行D觸發(fā)器的輸出Q9～Q0。當(dāng)并行D觸發(fā)器的輸出“Q9Q8Q7Q6Q5Q4Q3Q2Q1Q0”為“0011111111”時，對應(yīng)的碼元信息為標(biāo)識位;同理，“0000011111”對應(yīng)碼元“1”，而“0000000011”對應(yīng)碼元“0”。碼元檢測原理框圖如圖5所示。

?

　　3)秒同步脈沖的產(chǎn)生根據(jù)碼元識別結(jié)果，如果連續(xù)檢測到兩個標(biāo)識位，則第2個標(biāo)識位就是參考標(biāo)志Pr，其前沿為秒同步脈沖的起始點。而參考標(biāo)志Pr后第1個上升沿對應(yīng)的是秒同步脈沖經(jīng)過延時10ms的時刻，所以應(yīng)該在參考標(biāo)志Pr后第1個上升沿對應(yīng)時刻再延時990ms來產(chǎn)生秒同步脈沖信號，在產(chǎn)生秒脈沖的同時把記錄碼元位置信息的計數(shù)器A清零。

　　4)碼元記錄單元碼元記錄單元根據(jù)碼元識別結(jié)果和碼元位置來組合產(chǎn)生時間信息，包括7位秒信息、7位分信息和6位時信息。

　　5)信息處理因為當(dāng)前解出的時間是上一秒的時間信息。信息處理單元要將解碼后的時間加上1 s，同時為便于后續(xù)時間信息的傳輸和處理，要將時間信息轉(zhuǎn)換成BCD碼格式。

　　6)異步串行發(fā)送異步串行發(fā)送模塊就是把經(jīng)過處理后的時間信息通過異步串口發(fā)送出去，速率是9 600 bit/s，8位數(shù)據(jù)位，無校驗位，1位停止位。

　　4 結(jié)束語

　　IRIC-B碼對時有利于簡化回路設(shè)計，并且能夠可靠地提供精確的時間信息，必將在電力系統(tǒng)中得到日益廣泛的應(yīng)用。

　　傳統(tǒng)的IRIG-B碼解碼器大多采用單片機(jī)來實現(xiàn)，器件較多，結(jié)構(gòu)復(fù)雜，在受到外界干擾的情況下還可能出現(xiàn)死機(jī)等故障。而采用CPLD設(shè)計的解碼器可以大大減少器件的數(shù)量、增加解碼器的穩(wěn)定性和應(yīng)用的靈活性。根據(jù)本方案設(shè)計出的解碼器模塊適用于各種電壓等級的保護(hù)裝置，性能可靠穩(wěn)定，時間信息準(zhǔn)確、對時脈沖精度高(誤差為幾μs)。