我有在有l(wèi)icense生成的IP核，想移植到其它沒(méi)有l(wèi)icense的計(jì)算機(jī)上使用，請(qǐng)問(wèn)怎樣才能使用 是直接把xco和.v文件復(fù)制過(guò)去就可以刻么？
2013-10-25 23:58:02
[attach]74350[/attach]IP核互連策略及規(guī)范
2012-08-12 12:20:18
IP核加法器
2019-08-14 14:24:38
IP核生成文件：XilinxAlteraIP 核生成文件：（Xilinx/Altera同） IP 核生成器生成ip 后有兩個(gè)文件對(duì)我們比較有用，假設(shè)生成了一個(gè) asyn_fifo 的核，則
2012-08-12 12:21:36
本帖最后由 eehome 于 2013-1-5 09:59 編輯
IP核簡(jiǎn)介IP核是指：將一些在數(shù)字電路中常用但比較復(fù)雜的功能塊,如FIR濾波器、SDRAM控制器、PCI接口等等設(shè)計(jì)成可修改
2011-07-06 14:15:52
IP核簡(jiǎn)介IP核是指：將一些在數(shù)字電路中常用但比較復(fù)雜的功能塊,如FIR濾波器、SDRAM控制器、PCI接口等等設(shè)計(jì)成可修改參數(shù)的模塊,讓其它用戶可以直接調(diào)用這些模塊,以避免重復(fù)勞動(dòng)。隨著CPLD
2011-07-15 14:46:14
我想問(wèn)一下，在quartus上直接調(diào)用IP核和在qsys中用IP核有什么區(qū)別？自個(gè)有點(diǎn)迷糊了
2017-08-07 10:09:03
我調(diào)用了一個(gè)ip核 在下載到芯片中 有一個(gè)time-limited的問(wèn)題 在完成ip核破解之后 還是無(wú)法解決 但是我在Google上的找到一個(gè)解決方法就是把ip核生成的v文件加到主項(xiàng)目文件中就是上面
2016-05-17 10:28:47
想請(qǐng)教各位前輩，wishbone在工作中很常用嗎？我最近在學(xué)關(guān)于這個(gè)的代碼，感覺(jué)很難懂，而時(shí)間又感覺(jué)不大夠用，需要重點(diǎn)攻擊， 所以想知道是否值得投入大量的時(shí)間去研究它。望各位前輩不吝賜教
2014-03-02 23:37:04
公司現(xiàn)需12bit sar adc的IP核，國(guó)內(nèi)有哪些公司提供相關(guān)方面的服務(wù)了？
2015-11-06 08:37:44
用Quartus II 調(diào)用IP核時(shí)，在哪可以查看IP核的例程
2014-07-27 20:28:04
Altera_IP核,僅供參考
2016-08-24 16:57:15
我用的是xinlinx spartan6 FPGA,我想知道它的IP核RAM是與FPGA獨(dú)立的，只是集成在了一起呢，還是占用了FPGA的資源來(lái)形成一個(gè)RAM？如果我以ROM的形式調(diào)用該IP核，在
2013-01-10 17:19:11
本帖最后由 jf_25420317 于 2023-11-17 11:10 編輯
FPGA開(kāi)發(fā)過(guò)程中，利用各種IP核，可以快速完成功能開(kāi)發(fā)，不需要花費(fèi)大量時(shí)間重復(fù)造輪子。
當(dāng)我們面對(duì)使用新IP核
2023-11-17 11:09:22
FSL總線IP核及其在MicroBlaze系統(tǒng)中的應(yīng)用
2015-01-18 21:01:20
I2C的 ip核總線中保持時(shí)間hold是不是決定了SDA數(shù)據(jù)在SCL低電平的哪個(gè)時(shí)候開(kāi)始變化的,保持時(shí)間hold是不是可以幾乎不用，只要建立時(shí)間setup
2015-12-07 14:34:09
本帖最后由 gk320830 于 2015-3-8 09:29 編輯
LCD的通用驅(qū)動(dòng)電路IP核設(shè)計(jì) 摘 要：本文介紹了一種新型的LCD驅(qū)動(dòng)電路IP核的總體設(shè)計(jì)，采用自頂向下的設(shè)計(jì)方法將其
2012-08-12 12:28:42
本人使用RS IP核進(jìn)行編碼時(shí)出現(xiàn)IP核后面帶有美元符號(hào)，不能正常使用。求大神給予破解幫助。
2019-08-20 11:34:00
請(qǐng)問(wèn)一下，我使用QuartusII 13.0 生成不了Rapid IO IP核，iP核已破解，其他諸如FIR、CIC、NCO等都能正常生成，到底是怎么回事呢？是Quartus版本的問(wèn)題嗎？
2017-07-17 16:23:29
大家好，有沒(méi)有誰(shuí)比較熟悉ALTERA公司的VIP系列ip核，我們用該系列IP核中的某些模塊（主要是scaler和interlacer）來(lái)實(shí)現(xiàn)高清圖像轉(zhuǎn)標(biāo)清圖像（具體就是1080p50轉(zhuǎn)576i30
2015-04-13 14:12:18
發(fā)生IP核鎖定，一般是Vivado版本不同導(dǎo)致的，下面介紹幾種方法： 1 常用的方法 1）生成IP核的狀態(tài)報(bào)告 Report -》 Report IP Status 2）點(diǎn)擊
2021-01-08 17:12:52
在vivado生成ip核后缺少一大片文件，之前是可以用的，中途卸載過(guò)Modelsim，用vivado打開(kāi)過(guò)ISE工程，因?yàn)楣こ讨泻芏?b class="flag-6" style="color: red">IP核不能用所以在重新生成過(guò)程中發(fā)現(xiàn)了這個(gè)問(wèn)題，還請(qǐng)大神告知是怎么回事？
2023-04-24 23:42:21
altera公司IP核使用手冊(cè)，分享給想學(xué)習(xí)altera公司FPGA的IP核使用的親們~~
2013-02-16 22:40:19
在仿真fft ip核時(shí) 輸出信號(hào)一直為0，檢查了輸入波形，應(yīng)該沒(méi)有問(wèn)題，大家?guī)兔纯窗奢斎胧怯蓃om里面的mif文件產(chǎn)生的信號(hào)。
2017-11-21 10:44:53
求用sopc builder定制IP核的步驟，是9.0的軟件，假設(shè)硬件代碼已有
2013-09-14 18:35:40
請(qǐng)問(wèn)哪位高手有ise軟件中的各個(gè)ip核的功能介紹
2013-10-08 16:41:25
有哪位大神用過(guò)pci ip核，為什么輸入lm_req32請(qǐng)求，pci側(cè)沒(méi)有reqn請(qǐng)求輸出呢？
2016-06-27 17:56:59
本帖最后由 ys_1*****8201 于 2016-5-19 14:16 編輯
Quartus IP核破解在完成quartus軟件安裝之后，一般都要進(jìn)行一個(gè)軟件破解。對(duì)于一般的需求來(lái)說(shuō)
2016-05-19 14:13:09
2.5MHz 振幅0-5V 的正弦信號(hào)，請(qǐng)問(wèn) data 端口應(yīng)該輸入怎樣的信號(hào)？如果有Altera IP核相關(guān)的詳解資料推薦下更好。多謝了。
2014-10-28 12:34:41
ip 核應(yīng)用
2012-05-26 15:26:27
在quartusII中，應(yīng)用fft ip核時(shí)，variable streaming 模式下的bit-reverse（位翻轉(zhuǎn)）是什么意思？煩勞詳細(xì)幫助新手解釋一下，不甚感激
2017-01-09 10:55:59
quartus的IP核，怎么用啊，有誰(shuí)有這方面的資料嗎？求助 啊
2014-10-29 10:23:19
大家伙，又到了每日學(xué)習(xí)的時(shí)間了，今天咱們來(lái)聊一聊vivado 調(diào)用IP核。首先咱們來(lái)了解一下vivado的IP核，IP核（IP Core）：Vivado中有很多IP核可以直接使用，例如
2018-05-15 12:05:13
有沒(méi)有大神可以提供xilinx FPGA的FFT IP核的調(diào)用的verilog 的參考程序，最近在學(xué)習(xí)FFT的IP核的使用，但是仿真結(jié)果有問(wèn)題，所以想找些參考設(shè)計(jì)，謝謝
2016-12-25 17:05:38
通過(guò)Quartus II 軟件創(chuàng)建PLL IP核。首先，要新建一個(gè)工程，這個(gè)方法在之前的帖子中已經(jīng)發(fā)過(guò)，不會(huì)的可以查看前面的相關(guān)帖子。創(chuàng)建好自己的工程：打開(kāi)如下的菜單
2016-09-23 21:44:10
請(qǐng)問(wèn)我修改完MIG IP核以后，該如何進(jìn)行更新呢？搗鼓了半天，要么更新為源代碼，要么就是提示我自己添加的端口不存在
2018-11-12 19:46:15
下載了一個(gè)51的ip核，但不知道怎么用，怎么調(diào)入quartus
2014-08-08 18:22:21
剛剛接觸IP核做FFT，現(xiàn)在用的是FFTV9.0，已經(jīng)建立了一個(gè)IP核，但是如何仿真呢？是用quartus自帶軟件，還是要用MATLAB？抑或其他？我用的自帶軟件，但是什么也沒(méi)有出來(lái)。正確的辦法應(yīng)該怎樣呢，謝謝指點(diǎn)。
2011-04-21 10:22:31
quartus ii9.0創(chuàng)建的ip核，生成的一些文件，（.qip、 add_sub_bb.v、add_sub.v）這些文件都有用嗎，想在其他工程里調(diào)用這些IP核，這幾個(gè)文件全部要添加嗎？
2013-07-02 17:20:01
的《USB2.0的IP核（詳細(xì)verilog源碼和文檔）.rar》。下圖是對(duì)應(yīng)的Architecture。具體的文件列表如下圖所示：2、ahb轉(zhuǎn)wishbone的bridge具體項(xiàng)目參考百度網(wǎng)盤(pán)鏈接中
2022-11-23 14:47:33
核的分類(lèi)和特點(diǎn)是什么？基于IP核的FPGA設(shè)計(jì)方法是什么？
2021-05-08 07:07:01
本文的應(yīng)用背景為某一工業(yè)測(cè)控系統(tǒng)，該系統(tǒng)采用FPGA實(shí)現(xiàn)測(cè)量數(shù)據(jù)的采集和控制信號(hào)的輸出，通過(guò)定制PCI接口IP實(shí)現(xiàn)一個(gè)32位目標(biāo)設(shè)備的PCI總線接口轉(zhuǎn)換。PCI核選用AlteraPCI編譯器所包括
2018-12-04 10:35:21
作Slave；下面的框圖代表封裝接口模塊；從Master出來(lái)并進(jìn)入Slave的箭頭表示請(qǐng)求命令，從Slave出來(lái)并進(jìn)入Master的箭頭表示響應(yīng)；加黑的線段代表片上互連總線。兩個(gè)IP核通過(guò)接口通信
2019-06-11 05:00:07
][tr][td] WISHBONE總線簡(jiǎn)介WISHBONE總線規(guī)范是一種片上系統(tǒng)IP核互連體系結(jié)構(gòu)。它定義了一種IP核之間公共的邏輯接口，減輕了系統(tǒng)組件集成的難度，提高了系統(tǒng)組件的可重用性、可靠性
2018-12-05 10:35:32
UART內(nèi)部可劃分為哪幾個(gè)模塊？這些模塊有什么功能？基于APB總線的UART接口軟核該如何去設(shè)計(jì)？
2021-06-18 08:20:15
我畢業(yè)設(shè)計(jì)要做一個(gè)基于FPGA的IP核的DDS信號(hào)發(fā)生器，但是我不會(huì)用DDS的IP核，有沒(méi)有好人能發(fā)我一份資料如何用IP核的呀。我的瀏覽器下載不了網(wǎng)站上的資料，所以只能發(fā)帖求幫忙了。
2015-03-10 11:46:40
我正在嘗試將Xilinx MIG IP Core從1.7版升級(jí)到1.9版。 Coregen UI左側(cè)有一個(gè)方便的“升級(jí)IP核”按鈕，但它顯示為灰色。我需要做什么才能進(jìn)行IP核升級(jí)？我在Kintex
2019-11-04 09:26:19
文章目錄一、 項(xiàng)目介紹：寫(xiě)命令和寫(xiě)數(shù)據(jù)總線介紹寫(xiě)控制模塊框圖及波形代碼（1）連續(xù)寫(xiě)(2)間隔部分測(cè)試代碼一、 項(xiàng)目介紹：本章節(jié)將會(huì)講解 A7 芯片內(nèi)自帶的 DDR3 SDRAM 的 IP 核的寫(xiě)時(shí)序
2022-02-08 07:08:01
on Chip)是以嵌入式系統(tǒng)為核心，以IP復(fù)用技術(shù)為基礎(chǔ)，集軟、硬件于一體的設(shè)計(jì)方法。使用IP復(fù)用技術(shù)，將UART集成到FPGA器件上，可增加系統(tǒng)的可靠性，縮小PCB板面積；其次由于IP核的特點(diǎn)
2019-08-20 07:53:46
本文利用Altera公司的Quartus開(kāi)發(fā)工具設(shè)計(jì)了一個(gè)基于Avalon總線接口的UPFC控制器IP核，以便于和NiosII組成一個(gè)完整的控制系統(tǒng)。
2021-04-08 06:25:12
封裝接口模塊；從Master出來(lái)并進(jìn)入Slave的箭頭表示請(qǐng)求命令，從Slave出來(lái)并進(jìn)入Master的箭頭表示響應(yīng)；加黑的線段代表片上互連總線。兩個(gè)IP核通過(guò)接口通信的過(guò)程是：作為Master
2018-12-11 11:07:21
所搭的IP軟核的通訊協(xié)議與總線支持的通訊協(xié)議(ICB)不同怎么轉(zhuǎn)換？
2023-08-17 07:05:35
經(jīng)過(guò)努力，開(kāi)源軟核處理器OpenMIPS的實(shí)踐版終于新鮮出爐了，相對(duì)OpenMIPS教學(xué)版而言，OpenMIPS實(shí)踐版最大的特點(diǎn)是引入了Wishbone總線接口，組建了SOPC，包括SDRAM控制器
2014-01-06 17:41:21
的是0x00。使用asmi_parallel2 ip核用avalon總線也不能順利讀取，想請(qǐng)教一下，我是讀寫(xiě)的時(shí)序，還是因?yàn)樽詣?dòng)分配的引腳存在問(wèn)題？
2018-06-29 21:01:21
本人FPGA小白一枚，最近使用到FPGA的IP核遇到一個(gè)問(wèn)題。比如說(shuō)：某個(gè)IP，用于計(jì)算sin函數(shù)，使用了流水線機(jī)制，所有從輸入到輸出需要20個(gè)時(shí)鐘周期的延時(shí)。另外，還有一個(gè)IP，從輸入到輸出需要1
2021-06-19 11:06:07
請(qǐng)問(wèn)Altera RAM IP核怎么使用？
2022-01-18 06:59:33
這是我們一個(gè)小比賽的題面：設(shè)計(jì)一個(gè)簡(jiǎn)易的電子計(jì)算器電路，包括輸入數(shù)據(jù)處理電路，算數(shù)運(yùn)算電路（包含加法、減法、乘法、除法等算數(shù)運(yùn)算），運(yùn)算結(jié)果處理電路，所有運(yùn)算電路的設(shè)計(jì)均不可使用IP核及查找表進(jìn)行
2018-04-06 20:46:11
三個(gè)問(wèn)題：Linflexd_Uart_Ip_AsyncReceive 函數(shù)被阻塞（與接口的異步特性不一致）。測(cè)試的串口數(shù)據(jù)接收接口為Uart_AsyncReceive，調(diào)用了Linflexd_Uart_Ip
2023-03-21 07:20:15
一個(gè)基于Avalon總線接口的UPFC控制器IP核，以便于和NiosII組成一個(gè)完整的控制系統(tǒng)。1 UPFC控制器IP的主要功能UPFC控制器的IP主要用來(lái)輸出3路相位分別相差2π／3的正弦波
2019-06-03 05:00:05
電平，控制總線暫停。 當(dāng)主節(jié)點(diǎn)要求總線暫停時(shí)亦可采用同樣的方法。圖1是CPLD向外圍I2C器件發(fā)送01010011 和01001001這兩個(gè)數(shù)據(jù)的情況。 3 在MaxplusII環(huán)境下I2C串行擴(kuò)展IP核
2019-04-12 07:00:09
介紹了基于IP 的可重用的SOC 設(shè)計(jì)方法；選用MC8051 IP 核為核心控制器，自主開(kāi)發(fā)了UART IP 核、I2C IP 核、USB IP 核，采用Wishbone 片上總線架構(gòu)，集成了一個(gè)MCU 系統(tǒng)；同時(shí)設(shè)計(jì)了針對(duì)此MCU
2009-11-30 15:06:20
33 以 FPGA 技術(shù)為基礎(chǔ)，以Verilog HDL 為載體，設(shè)計(jì)了遵守Wishbone 片上總線規(guī)范的IP 核接口，實(shí)現(xiàn)了片上系統(tǒng)的IP 核互聯(lián)。
2010-01-13 15:09:1413 摘要：基于IP可重用的設(shè)計(jì)方法，利用WISHBONE總線協(xié)議，把兩個(gè)已成功開(kāi)發(fā)出的具有自主知識(shí)產(chǎn)權(quán)的THUMP內(nèi)核在一個(gè)芯片上，實(shí)現(xiàn)了片上多處理器FPGA。開(kāi)發(fā)重點(diǎn)是實(shí)
2009-06-20 15:29:35
656 
本文簡(jiǎn)要介紹了AMD 公司Am29LV160D 芯片的特點(diǎn)，并對(duì)WISHBONE總線作了簡(jiǎn)單的介紹，詳細(xì)說(shuō)明了FLASH memory 與WISHBONE 總線的硬件接口設(shè)計(jì)及部分Verilog HDL 程序源代碼。
2011-06-23 16:32:4018 通用IO接口是Soc系統(tǒng)中非常重要的一種外圍端口.本文完成了一種基于WISHBONE總線的GPIO_W B拉制器的邏拜設(shè)計(jì)和物理實(shí)現(xiàn).文中較其體地介紹了GPIO_W B核的體系結(jié)構(gòu)以及WISHBONE接Q和DMA傳偷方式
2011-09-21 16:57:2232 該設(shè)計(jì)采用了自頂向下的模塊化劃分和有限狀態(tài)機(jī)相結(jié)合的方法,由于其應(yīng)用了標(biāo)準(zhǔn)的Wishbone總線接口,從而使微機(jī)系統(tǒng)與串行設(shè)備之間的通信更加靈活方便。驗(yàn)證結(jié)果表明,這種新的架構(gòu)
2011-10-19 15:01:5427 介紹了基于硬件描述語(yǔ)言Verilog HDL設(shè)計(jì)的SDX總線與Wishbone總線接口轉(zhuǎn)化的設(shè)計(jì)與實(shí)現(xiàn),并通過(guò)Modelsim進(jìn)行功能仿真,在QuartusⅡ軟件平臺(tái)上綜合,最終在Altera公司的CycloneⅢ系列FPGA上調(diào)試。實(shí)驗(yàn)
2012-01-11 10:21:2125 本文以UART IP核和PLB總線為例，討論了在SoPC系統(tǒng)下UART IP核的設(shè)計(jì)方法，該方法對(duì)其他IP核的設(shè)計(jì)有一定的參考作用。
2013-01-08 09:03:274429 
基于AMBA與WISHBONE的SoC總線橋KBar控制器的設(shè)計(jì)_陳俊銳
2017-03-19 11:31:310 支持用戶定義的標(biāo)簽。這些標(biāo)簽可以用于為地址、數(shù)據(jù)總線提供額外的信息如奇偶校驗(yàn)，為總線周期提供額外的信息如中斷向量、緩存控制操作的類(lèi)型等。Wishbone規(guī)范只定義標(biāo)簽的時(shí)序，而標(biāo)簽的具體含義用戶可自行定義。支持用戶定義的標(biāo)簽是Wishbone規(guī)范區(qū)別與其他片上總線規(guī)范的重要特征之一；
2018-07-06 08:07:312713 
前文曾經(jīng)指出，Wishbone總線規(guī)范是"輕量級(jí)(Lightweight)"規(guī)范，它實(shí)現(xiàn)起來(lái)非常簡(jiǎn)單緊湊，接口需要的互聯(lián)邏輯非常少。這里給出一個(gè)Wishbone從設(shè)備的一個(gè)例子，如圖21所示
2018-07-31 09:11:304148 
Wishbone部分地址譯碼的實(shí)現(xiàn)如圖26所示。對(duì)于圖中所示IP核，我們假設(shè)其只有4個(gè)地址，對(duì)應(yīng)4組寄存器。地址譯碼器首先譯碼出其地址并給出選擇信號(hào)，該選擇信號(hào)與共享總線的STB_O相與輸入到IP核的STB_I。而地址總線的最低2位被直接連接到IP核，IP核再根據(jù)這兩位譯碼出當(dāng)前操作選中的是具體哪個(gè)寄存器。
2018-08-05 08:44:593421 
在以上介紹的三種總線中，CoreConnect雖免費(fèi)不過(guò)需要IBM 公司許可，ARM 沒(méi)有明確的正式說(shuō)法，可能也會(huì)免費(fèi)，而Wishbone 是絕對(duì)免費(fèi)的。三種總線都是同步的總線，使用時(shí)鐘上升沿驅(qū)圖7 8-bit SLAVE輸出端口動(dòng)和采樣信號(hào)。
2018-08-11 09:14:224391 
用于便攜式IP核的WISHBONE1片上系統(tǒng)（SoC）互連結(jié)構(gòu)是一種靈活的設(shè)計(jì)方法，可用于半導(dǎo)體IP核。其目的是通過(guò)緩解片上系統(tǒng)集成問(wèn)題來(lái)促進(jìn)設(shè)計(jì)重用。這是通過(guò)在IP核之間創(chuàng)建一個(gè)公共接口來(lái)實(shí)現(xiàn)的。這提高了系統(tǒng)的可移植性和可靠性，并縮短了最終用戶的上市時(shí)間。
2021-01-19 15:23:5921 Gowin UART Master IP 和 Slave 參考設(shè)計(jì)用戶指南主要包括功能簡(jiǎn)介、
信號(hào)定義、工作原理、GUI 調(diào)用等，旨在幫助用戶快速了解 Gowin UART
Master IP 和 Slave 參考設(shè)計(jì)的特性及使用方法。
2022-09-15 10:11:240 電子發(fā)燒友網(wǎng)站提供《Gowin I2C UART IP用戶指南.pdf》資料免費(fèi)下載
2022-09-16 14:29:0110 電子發(fā)燒友網(wǎng)站提供《Gowin SDIO UART IP用戶指南.pdf》資料免費(fèi)下載
2022-09-16 14:27:250 Wishbone B.3總線。以類(lèi)似的方式，Altera引入了自己的互連方案，稱為Avalon Bus，SOPC Builder和Nios（II）系統(tǒng)就是圍繞該方案制造的。Xilinx 還推出了自己的總線，稱為片上外設(shè)總線與處理器本地總線 相結(jié)合。
2022-11-14 15:38:55790 
LogiCORE IP AXI 通用異步接收發(fā)送器 (UART) 16550 連接到高級(jí)微控制器總線架構(gòu) (AMBA) AXI，為異步串行數(shù)據(jù)傳輸提供控制器接口。該軟 IP 核旨在通過(guò) AXI4-Lite 接口進(jìn)行連接。
2023-10-16 11:02:011762 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論