提高處理器主頻可以提高處理器的性能，但是到一定程度就不能再提高了，我們需要通過(guò)雙核，或者多核來(lái)提高處理器的性能。
2024-01-24 09:59:00
512 
FPGA在高性能數(shù)字信號(hào)處理領(lǐng)域越來(lái)越受關(guān)注，如無(wú)線基站。在這些應(yīng)用中， FPGAs通常被用來(lái)和DSP處理器并行工作。有更多的選擇當(dāng)然是好的，但這也意味著系統(tǒng)設(shè)計(jì)師需要一個(gè)確切的FPGAs及高端DSP信號(hào)處理器性能參數(shù)圖。不幸的是，常用的參數(shù)圖在這種情況下都是不可靠的。
2019-09-25 08:17:27
（Intel-Integrated Circuit bus）。1998 年當(dāng)推出 I2C 總線協(xié)議 2.0 版本時(shí)，I2C 協(xié)議實(shí)際上已經(jīng)成為一個(gè)國(guó)際標(biāo)準(zhǔn)。在進(jìn)行 FPGA 設(shè)計(jì)時(shí)，經(jīng)常需要和外圍提供 I2C 接口的芯片通信
2018-09-29 09:37:11
的高性能采集、回放以及相關(guān)處理。通過(guò)扣接不同的數(shù)據(jù)接口FMC子卡的方式，可實(shí)現(xiàn)不同采樣頻率、不同量化位數(shù)、不同通道數(shù)、不同信號(hào)形式的采集、回放、處理的功能模塊。高性能VPX信號(hào)處理板主要包含大規(guī)模FPGA
2019-09-06 10:15:41
請(qǐng)教一下，CAN總線的問(wèn)題，目前有個(gè)項(xiàng)目，總結(jié)點(diǎn)數(shù)大概在200個(gè)左右，一根總線的話總長(zhǎng)度在400米左右?？戳藘煽頒AN總線驅(qū)動(dòng)器TJA1050T和MCP2551，最大節(jié)點(diǎn)數(shù)好像都只有110個(gè)左右
2015-07-18 16:23:23
常聽(tīng)到一句話“汽車上都用CAN總線，那這個(gè)總線的穩(wěn)定性應(yīng)該是有所保障的”，而這種穩(wěn)定性的保障，正是因?yàn)镃AN總線直面了現(xiàn)場(chǎng)總線的復(fù)雜環(huán)境，做了相應(yīng)的錯(cuò)誤處理以及故障界定。工業(yè)現(xiàn)場(chǎng)總線的應(yīng)用環(huán)境
2021-08-23 09:25:27
本人在北京工作7年以上,從事FPGA外圍接口設(shè)計(jì),非常熟悉Serial RapidIO協(xié)議,設(shè)計(jì)調(diào)試了多個(gè)基于Serial RapidIO接口的DSP和PowerPC信號(hào)處理卡.本人非常
2014-08-23 13:27:47
定的綁定。由于有兩種 Rapidio 發(fā)射器類型（長(zhǎng)跑和短跑），我們猜測(cè)將發(fā)射器配置為長(zhǎng)跑可能會(huì)提高信號(hào)質(zhì)量，但不幸的是我們沒(méi)有找到合適的寄存器，順便說(shuō)一句，我們使用 MPC8569。我的問(wèn)題：是否有配置 Rapidio 變送器類型的寄存器？或者是否有一些與硬件設(shè)計(jì)相關(guān)的問(wèn)題可能會(huì)導(dǎo)致我們的問(wèn)題？
2023-03-16 08:37:11
VARON是一款A(yù)XI性能分析工具。VARON幫助對(duì)AXI總線進(jìn)行性能分析，該總線用于FPGA/ASIC設(shè)計(jì)的各個(gè)階段，如架構(gòu)、RTL設(shè)計(jì)、原型濾波網(wǎng)絡(luò)等。 VARON捕獲AXI總線信號(hào)和可視化
2020-11-02 16:54:39
(Controller Area Network控制器局域網(wǎng))以其高性能、高可靠性以及獨(dú)特的設(shè)計(jì)等優(yōu)點(diǎn)，為分布式控制系統(tǒng)實(shí)現(xiàn)各節(jié)點(diǎn)之間實(shí)時(shí)、可靠的數(shù)據(jù)通信提供了強(qiáng)有力的支持。CAN總線突出的可靠性、實(shí)時(shí)性和靈活性顯示了它
2019-06-28 08:24:19
一、板卡概述
板卡基于6U VPX標(biāo)準(zhǔn)結(jié)構(gòu)，北京太速科技板卡包含一個(gè)C6678 DSP芯片，一個(gè)XCVU9P 高性能FPGA，雙路HPC FMC。二、處理板技術(shù)指標(biāo)
?DSP處理器采用TI 8核
2023-10-16 11:12:06
本文提出一種基于LPC2294微控制器，使用μCLinux作為操作系統(tǒng)的CAN主節(jié)點(diǎn)軟硬件設(shè)計(jì)方案。主節(jié)點(diǎn)通過(guò)擴(kuò)展SRAM、FLASH提高了系統(tǒng)的性能，采用帶隔離功能的CAN收發(fā)器增強(qiáng)了CAN總線節(jié)點(diǎn)的抗干擾能力，外接以太網(wǎng)控制器實(shí)現(xiàn)了計(jì)算機(jī)遠(yuǎn)程監(jiān)控。
2021-05-25 06:59:34
功能?；?b class="flag-6" style="color: red">FPGA的SOPC技術(shù)，軟件算法修改和硬件平臺(tái)結(jié)構(gòu)調(diào)整都是在線可編程的，其靈活性和可靠性是其他單片微處理器無(wú)法比擬的。本文采用ALTERA公司提供的SOPC技術(shù)，研究傳感器的非線性軟件校正
2018-11-01 17:24:56
摘 要： 為了提高航空航天領(lǐng)域?qū)π盘?hào)處理、傳輸?shù)膶?shí)時(shí)性及可靠性，以CycloneIII系列EP3C40F324I7為核心處理器，設(shè)計(jì)了一種基于CPCI總線的多功能通信卡。結(jié)合高效的FPGA算法
2016-01-14 10:59:18
Andrei Cozma 和 Eric Cigan簡(jiǎn)介電機(jī)在各種工業(yè)、汽車和商業(yè)領(lǐng)域應(yīng)用廣泛。電機(jī)由驅(qū)動(dòng)器控制，驅(qū)動(dòng)器通過(guò)改變輸入功率來(lái)控制其轉(zhuǎn)矩、速度和位置。高性能電機(jī)驅(qū)動(dòng)器可以提高效率，實(shí)現(xiàn)更快
2018-10-19 10:43:22
Andrei Cozma和Eric Cigan簡(jiǎn)介電機(jī)在各種工業(yè)、汽車和商業(yè)領(lǐng)域應(yīng)用廣泛。電機(jī)由驅(qū)動(dòng)器控制，驅(qū)動(dòng)器通過(guò)改變輸入功率來(lái)控制其轉(zhuǎn)矩、速度和位置。高性能電機(jī)驅(qū)動(dòng)器可以提高效率，實(shí)現(xiàn)更快
2018-10-10 18:00:43
作者：Rob Taylor ，譯者：馬卓奇本文要點(diǎn)FPGA 能夠滿足全球范圍以指數(shù)式增長(zhǎng)的人工智能和大數(shù)據(jù)的性能需求。FPGA 通過(guò)同時(shí)運(yùn)行大量的進(jìn)程和優(yōu)化管理數(shù)據(jù)流來(lái)提高處理速度，并降低硬件成本
2019-07-24 07:29:03
的基于Nios軟CPU內(nèi)核的FPGA非線性校正方案，具有集成度高、靈活性強(qiáng)、調(diào)試方便的優(yōu)點(diǎn)，而且在DAB小功率實(shí)驗(yàn)發(fā)射系統(tǒng)中進(jìn)行了實(shí)測(cè)，信噪比提高了12dB，非線性補(bǔ)償效果較為理想。
2018-07-30 18:09:06
的獨(dú)立性，具有工作可靠性、性能穩(wěn)定、測(cè)量精確、安裝調(diào)試方便、造價(jià)低廉等特點(diǎn)。圖1 分布式溫度測(cè)量節(jié)點(diǎn)結(jié)構(gòu)框圖 2 溫度測(cè)量節(jié)點(diǎn)的硬件電路設(shè)計(jì) CAN總線溫度測(cè)量節(jié)點(diǎn)主要任務(wù)是溫度采集與CAN通信，其硬件
2018-11-13 10:38:08
的PicoBlaze和MicroBlaze等，使得目前的許多系統(tǒng)的主要功能都可以由大容量的FPGA實(shí)現(xiàn)，而無(wú)需再使用比較昂貴的高性能微處理器。
2019-09-24 07:15:00
我們可以做什么測(cè)試線性（INL）的12位SAR ADC與正弦信號(hào)源，只有10位DAC？簡(jiǎn)單地說(shuō)，如何提高10位DAC源的線性性能？贊賞你的評(píng)論謝謝 以上來(lái)自于百度翻譯 以下為原文What can
2019-07-05 06:00:17
本文基于Viitex-5 LX110驗(yàn)證平臺(tái)的設(shè)計(jì)，探索了高性能FPGA硬件系統(tǒng)設(shè)計(jì)的一般性方法及流程，以提高FPGA的系統(tǒng)性能。
2021-04-26 06:43:55
無(wú)論您的系統(tǒng)是用于無(wú)線通信、雷達(dá)，還是 EMI/EMC 測(cè)試，系統(tǒng)的性能水平都是由其中的天線決定的。系統(tǒng)天線的性能決定了系統(tǒng)的整體質(zhì)量，最終可能會(huì)影響整個(gè)程序或應(yīng)用軟件的效率。本文介紹了 5 個(gè)旨在幫助您提高天線性能的關(guān)鍵要點(diǎn)。
2021-02-24 07:24:14
有什么方法可以提高無(wú)線系統(tǒng)中信號(hào)處理功能的性能呢？
2021-04-29 06:16:07
我正在使用 iMX8mmini 并嘗試提高 GPU 性能。使用下面的命令我發(fā)現(xiàn)當(dāng)前 GPU 以 500 MHz 的頻率運(yùn)行。根據(jù)數(shù)據(jù)表或設(shè)備樹(shù)節(jié)點(diǎn)，GPU 以 800 MHz 的標(biāo)稱頻率運(yùn)行（最大
2023-04-18 07:17:15
收發(fā)器系列，該系列包括業(yè)界尺寸最小和性能最強(qiáng)大的PROFIBUS收發(fā)器。本文還將展示如何保護(hù)隔離總線節(jié)點(diǎn)免受ESD、EFT和瞬間浪涌的影響。
2021-03-08 08:26:32
在項(xiàng)目的特殊環(huán)境要求下， CAN總線通信要求使用FPGA作為系統(tǒng)中的主控制器， 較之傳統(tǒng)設(shè)計(jì)使用的單片機(jī)， FPGA能夠在速度和體積上有更好的適應(yīng)性。
2019-09-26 06:57:07
通過(guò)FPGA來(lái)構(gòu)建一個(gè)低成本、高性能、開(kāi)放架構(gòu)的數(shù)據(jù)平面引擎可以為網(wǎng)絡(luò)安全設(shè)備提供性能提高的動(dòng)力。隨著互聯(lián)網(wǎng)技術(shù)的飛速發(fā)展，性能成為制約網(wǎng)絡(luò)處理的一大瓶頸問(wèn)題。FPGA作為一種高速可編程器件，為網(wǎng)絡(luò)安全流量處理提供了一條低成本、高性能的解決之道。
2019-08-12 08:13:53
運(yùn)算平臺(tái)之間是如何連接的？SRIO系統(tǒng)的應(yīng)用實(shí)例有哪些？如何利用串行RapidIO去實(shí)現(xiàn)FPGA協(xié)處理？
2021-04-29 06:17:59
要跟上日益
提高的
性能需求，還得注意保持成本低廉有效利用基于串行
RapidIO的
FPGA作為DSP協(xié)
處理器就能達(dá)到這些目的。那么，我們?cè)撛趺醋瞿兀?/div>
2019-08-07 06:47:06
隨著通訊系統(tǒng)的數(shù)據(jù)處理量日益增大，過(guò)去總線形式的體系結(jié)構(gòu)逐漸成為約束處理能力進(jìn)一步提升的瓶頸。本文首先簡(jiǎn)單介紹了嵌入式設(shè)計(jì)中總線結(jié)構(gòu)的演化過(guò)程，從而引出新一代點(diǎn)對(duì)點(diǎn)串行交換結(jié)構(gòu)RapidIO。
2019-11-01 06:05:21
文中采用Ahera公司最新、具有最佳性能、最大密度和最低功耗的高端FPGA StratixⅢ設(shè)計(jì)了基于CPCI總線的通用FPGA信號(hào)處理板，并在某雷達(dá)系統(tǒng)中進(jìn)行了實(shí)際應(yīng)用。
2021-05-07 06:54:25
您可以顯著提高無(wú)線系統(tǒng)中信號(hào)處理功能的性能。怎樣提高呢？有效方法是利用FPGA結(jié)構(gòu)的靈活性和目前受益于并行處理的FPGA架構(gòu)中的嵌入式DSP模塊。
2019-10-23 07:04:22
您可以顯著提高無(wú)線系統(tǒng)中信號(hào)處理功能的性能。怎樣提高呢？有效方法是利用FPGA結(jié)構(gòu)的靈活性和目前受益于并行處理的FPGA架構(gòu)中的嵌入式DSP模塊。
2019-08-15 07:51:10
隨著通訊系統(tǒng)的數(shù)據(jù)處理量日益增大，過(guò)去總線形式的體系結(jié)構(gòu)逐漸成為約束處理能力進(jìn)一步提升的瓶頸。本文首先簡(jiǎn)單介紹了嵌入式設(shè)計(jì)中總線結(jié)構(gòu)的演化過(guò)程，從而引出新一代點(diǎn)對(duì)點(diǎn)串行交換結(jié)構(gòu)RapidIO。
2019-09-02 07:10:22
本文討論了一種基于RapidIO的具有雙主機(jī)節(jié)點(diǎn)的嵌入式系統(tǒng)互聯(lián)設(shè)計(jì)，給出系統(tǒng)設(shè)計(jì)方案及驅(qū)動(dòng)軟件設(shè)計(jì)，并在具體應(yīng)用環(huán)境中對(duì)設(shè)計(jì)方案進(jìn)行了系統(tǒng)驗(yàn)證。
2021-05-24 06:24:37
高線性性能的評(píng)估和實(shí)現(xiàn)挑戰(zhàn)
2021-04-06 07:10:32
您可以顯著提高無(wú)線系統(tǒng)中信號(hào)處理功能的性能。怎樣提高呢？有效方法是利用FPGA結(jié)構(gòu)的靈活性和目前受益于并行處理的FPGA架構(gòu)中的嵌入式DSP模塊。
2019-09-19 07:50:50
隨著人們對(duì)于環(huán)境監(jiān)測(cè)要求的不斷提高，無(wú)線傳感器網(wǎng)絡(luò)技術(shù)以其投資成本低、架設(shè)方便、可靠性高的性能優(yōu)勢(shì)得到了比較廣泛的應(yīng)用。由于無(wú)線傳感器網(wǎng)絡(luò)節(jié)點(diǎn)需要實(shí)現(xiàn)采集、處理、通信等多個(gè)功能，因此硬件上采用模塊化設(shè)計(jì)可以大大提高網(wǎng)絡(luò)節(jié)點(diǎn)的穩(wěn)定性和安全性。
2019-10-30 06:29:05
是德科技RapidIO總線數(shù)字調(diào)試解決方案
2019-08-02 12:42:32
本文介紹了一種基于FPGA芯片的高速智能節(jié)點(diǎn)的硬件結(jié)構(gòu)和軟件設(shè)計(jì)，旨在提高現(xiàn)在LON網(wǎng)絡(luò)的智能節(jié)點(diǎn)的處理能力和通用性。
2021-05-06 08:20:28
高級(jí)處理器特性能否提高編碼效率？
2021-04-26 06:41:08
針對(duì)傳統(tǒng)總線PCI存在的問(wèn)題，提出異步FIFO存儲(chǔ)轉(zhuǎn)發(fā)模式的串行RapidIO-PCI轉(zhuǎn)接橋方案，介紹RapidIO高速總線的體系結(jié)構(gòu)及其性能優(yōu)勢(shì)，根據(jù)PCI和RapidIO協(xié)議，給出轉(zhuǎn)接橋關(guān)鍵部分結(jié)構(gòu)的設(shè)
2009-04-01 09:34:02
33 基于FPGA的PCI總線接口設(shè)計(jì):：PCI是一種高性能的局部總線規(guī)范，可實(shí)現(xiàn)各種功能標(biāo)準(zhǔn)的PCI總線卡。本文簡(jiǎn)要介紹了PCI總線的特點(diǎn)、信號(hào)與命令，提出了一種利用高速FPGA實(shí)現(xiàn)PCI總線接
2009-06-25 08:17:1848 多節(jié)點(diǎn)大容量FPGA系統(tǒng)的遠(yuǎn)程升級(jí)方法:針對(duì)目前廣泛使用的以大容量FPGA 實(shí)現(xiàn)主要功能的多節(jié)點(diǎn)系統(tǒng)的遠(yuǎn)程升級(jí)問(wèn)題，提出了一種基于ATmega64 單片機(jī)和RS485 總線以及接入以太網(wǎng)的主控
2009-11-20 17:42:2617 CAN總線是一種應(yīng)用廣泛的實(shí)時(shí)性現(xiàn)場(chǎng)總線，提出了基于具有ARM7TDMI內(nèi)核的32位微控制器的CAN總線智能節(jié)點(diǎn)設(shè)計(jì)方案。詳細(xì)介紹了ARM控制器(LPC2294)的特點(diǎn)、智能節(jié)點(diǎn)的結(jié)構(gòu)以及系統(tǒng)軟
2009-12-01 14:27:3518 RapidIO 互連構(gòu)架是一個(gè)開(kāi)放的標(biāo)準(zhǔn)，可應(yīng)用于連接多處理器、存儲(chǔ)器和通用計(jì)算平臺(tái)。本文簡(jiǎn)要介紹了基于Tundra 公司TSI568 芯片的RapidIO 交換模塊的設(shè)計(jì)原理和實(shí)現(xiàn)方法，并對(duì)一些
2010-01-06 16:47:4840 本文首先簡(jiǎn)單的介紹了總線的發(fā)展，從而引出一種新型的串行點(diǎn)對(duì)點(diǎn)交換結(jié)構(gòu)RapidIO。DSP 在高性能處理系統(tǒng)中的重要性毋庸置疑，但是目前的很多DSP 并沒(méi)有RapidIO接口。本文提出了
2010-01-25 14:25:1932 基于FPGA 的LON 網(wǎng)絡(luò)高速智能節(jié)點(diǎn)的設(shè)計(jì)作者:王傳云楊輝 來(lái)源:微計(jì)算機(jī)信息摘要：本文介紹了一種基于FPGA 芯片的高速智能節(jié)點(diǎn)的硬件結(jié)構(gòu)和軟件設(shè)計(jì)，旨在提高現(xiàn)在LON 網(wǎng)絡(luò)的
2010-02-06 12:17:3816 分析當(dāng)前高速互連網(wǎng)絡(luò)中同時(shí)存在的TCP/IP, GAMMA, InfiniBand, SCI 等技術(shù)的實(shí)現(xiàn)機(jī)制，介紹RapidIO 高性能總線技術(shù)。研究RapidIO 協(xié)議和MPC8548 處理器的相關(guān)技術(shù)，提出在RapidIO 高速互連網(wǎng)
2010-09-22 08:35:1120 摘 要 ：PCI是一種高性能的局部總線規(guī)范，可實(shí)現(xiàn)各種功能標(biāo)準(zhǔn)的PCI總線卡。本文簡(jiǎn)要介紹了PCI總線的特點(diǎn)、信號(hào)與命令，提出了一種利用高速FPGA實(shí)現(xiàn)PCI總線接口的
2009-06-20 13:13:28936 
基于CPCI總線的通用FPGA信號(hào)處理板的設(shè)計(jì)
?隨著雷達(dá)信號(hào)處理技術(shù)的不斷發(fā)展以及現(xiàn)代國(guó)防對(duì)雷達(dá)技術(shù)的需求，系統(tǒng)對(duì)雷達(dá)信號(hào)處理的要求也越來(lái)越高，需要實(shí)時(shí)處
2009-11-28 15:07:38922 
基于FPGA實(shí)現(xiàn)DSP與RapidIO網(wǎng)絡(luò)互聯(lián)
１． 引言
隨著通訊系統(tǒng)的數(shù)據(jù)處理量日益增大，過(guò)去總線形式的體系結(jié)構(gòu)逐漸成為約束處理能力進(jìn)一步提升的瓶頸。本文首
2010-02-25 16:46:46867 
利用串行RapidIO實(shí)現(xiàn)FPGA協(xié)處理
為了支持“三重播放”應(yīng)用，人們對(duì)高速通信和超快速計(jì)算的需求日益增大，這向系統(tǒng)開(kāi)發(fā)師、算法開(kāi)發(fā)師和硬件工程師等人員提出了新
2010-02-25 17:06:551216 
用RapidIO提高DSP陣列的性能
“采用SERDES(串行/解串器)技術(shù)后只需少量引腳就能獲得很高的帶寬。由于硬件全部承擔(dān)了協(xié)議棧的處理，RapidIO減少了原來(lái)僅用于在系統(tǒng)中傳
2010-03-01 10:36:391318 
利用串行RapidIO實(shí)現(xiàn)FPGA協(xié)處理
為了支持“三重播放”應(yīng)用，人們對(duì)高速通信和超快速計(jì)算的需求日益增大，這向系統(tǒng)開(kāi)發(fā)師
2010-03-25 14:48:251389 
RapidIO總線的出現(xiàn)及其體系結(jié)構(gòu)和應(yīng)用
傳統(tǒng)總線多采用并線總線的工作方式，這類總線一般分為三
2010-12-06 10:16:372069 為提高LonWorks總線的控制能力, 設(shè)計(jì)了以單片機(jī)AT89S51為主的處理器、神經(jīng)元芯片MC143150為從處理器的LonWorks節(jié)點(diǎn), 主處理器和從處理器之間的接口采用I2C通信總線, 節(jié)省了神經(jīng)元芯片的I/
2011-05-18 16:38:5718 該方案采用Altera公司的IP核和Cyclone系列FPGA，建立了串行RapidIO（SRIO）接口通信系統(tǒng)，并對(duì)其功能進(jìn)行驗(yàn)證。詳細(xì)分析了RapidIO應(yīng)用系統(tǒng)及其驗(yàn)證模型的功能結(jié)構(gòu)和運(yùn)行原理，為提高嵌入式
2011-12-23 14:47:2238 基于對(duì)CAN 總線控制器的功能分析， 并應(yīng)用Verilog語(yǔ)言進(jìn)行軟件設(shè)計(jì)， 從而實(shí)現(xiàn)CAN節(jié)點(diǎn)之間的通信功能。
2012-04-28 09:56:5413818 
儀器總線性能——理解儀器控制中的競(jìng)爭(zhēng)的總線技術(shù),本書(shū)提供了一個(gè)關(guān)于構(gòu)建模塊化、軟件定義RF平臺(tái)的案例研究
2012-07-16 12:21:491053 應(yīng)用51單片機(jī)為控制核心結(jié)合其他的器件設(shè)計(jì)了一種能連接于CAN總線上的智能節(jié)點(diǎn)。通過(guò)單片機(jī)控制CAN總線控制器SJA1000，并進(jìn)一步通過(guò)CAN總線收發(fā)器PCA82C250，實(shí)現(xiàn)該智能節(jié)點(diǎn)與CAN總線的
2013-01-10 16:54:57120 介紹了RapidIo總線的特點(diǎn)，以及RapidIo總線初始化過(guò)程中面臨的系統(tǒng)網(wǎng)絡(luò)結(jié)構(gòu)探測(cè)和最短路徑路由選擇問(wèn)題。針對(duì)該問(wèn)題，本文研究了深度優(yōu)先（DFS）網(wǎng)絡(luò)拓?fù)涮綔y(cè)方法在RapidIo總線枚舉過(guò)
2013-03-13 16:15:1474 基于FPGA的系統(tǒng)提高電機(jī)控制性能 。
2016-01-07 15:00:1924 CAN總線通訊已經(jīng)從汽車電子行業(yè)逐漸向各行各業(yè)鋪開(kāi)使用了，例如軌道交通、礦井監(jiān)控等。在設(shè)計(jì)CAN總線接口電路時(shí)需要注意，
對(duì)于提高CAN總線節(jié)點(diǎn)的可靠性而言，離不開(kāi)隔離、總線阻抗匹配、總線保護(hù)等，在設(shè)計(jì)CAN節(jié)點(diǎn)時(shí)要注意這些點(diǎn)以提高總線電路可靠性和安全性。
2016-06-08 11:41:272862 基于FPGA的1024點(diǎn)高性能FFT處理器的設(shè)計(jì)_鐘冠文
2017-03-19 11:36:5510 基于FPGA和多DSP的多總線并行處理器設(shè)計(jì)
2017-10-19 13:40:314 為提高集成架構(gòu)中車電總線通信速率，結(jié)合綜合化處理系統(tǒng)項(xiàng)目要求，采用雙總線結(jié)合的方式，利用CAN總線和FlexRay總線實(shí)現(xiàn)功能及搭配上的互補(bǔ)，提出一種基于現(xiàn)場(chǎng)可編程門陣列(FPGA)的總線接口單元
2017-11-18 07:25:449023 
為了擴(kuò)展VME總線和CAN總線的應(yīng)用范圍，充分利用兩種總線的不同傳輸特點(diǎn)，采用了模塊設(shè)計(jì)方法，提出一種基于FPGA和MCU的總線轉(zhuǎn)換方案。該方案給出了FPGA與上位VME總線部分的VME總線接口
2018-07-17 10:11:003239 
您可以顯著提高無(wú)線系統(tǒng)中信號(hào)處理功能的性能。怎樣提高呢？有效方法是利用FPGA結(jié)構(gòu)的靈活性和目前受益于并行處理的FPGA架構(gòu)中的嵌入式DSP模塊。
2018-07-17 11:48:00710 
高性能 DSP 上的串行 RapidIO 接口
2018-06-12 03:44:003780 隨著嵌入式系統(tǒng)對(duì)信號(hào)處理性能和數(shù)據(jù)傳輸性能的不斷提高，單純依靠提高處理器性能來(lái)改善系統(tǒng)性能的方法已無(wú)法滿足需求。并行計(jì)算正日益成為一種增加系統(tǒng)處理能力的可行方向，多處理器間的數(shù)據(jù)傳輸、資源共享與同步
2020-02-04 11:55:001995 
總線關(guān)閉是CAN節(jié)點(diǎn)比較重要的錯(cuò)誤處理機(jī)制。在總線關(guān)閉狀態(tài)下，CAN節(jié)點(diǎn)的恢復(fù)流程是怎樣的？如何理解節(jié)點(diǎn)恢復(fù)流程的“快恢復(fù)”和“慢恢復(fù)”機(jī)制？本文將為大家詳細(xì)分析總線關(guān)閉及恢復(fù)的機(jī)制和原理。
2020-06-09 16:30:144047 CAN總線節(jié)點(diǎn)軟件的設(shè)計(jì)與實(shí)現(xiàn)說(shuō)明。
2021-04-19 16:59:1020 RapidIO互連架構(gòu)，與目前大多數(shù)流行的集成通信處理器、主機(jī)處理器和網(wǎng)絡(luò)數(shù)字信號(hào)處理器兼容，是一種高性能、包交換的互連技術(shù)。它能夠滿足高性能嵌入式工業(yè)在系統(tǒng)內(nèi)部互連中對(duì)可靠性、增加帶寬，和更快的總線速度的需求。
2023-01-09 09:25:20750 RapidIO 與傳統(tǒng)嵌入互連方式的比較 ????隨著高性能嵌入式系統(tǒng)的不斷發(fā)展，芯片間及板間互連對(duì)帶寬、成本、靈活性及可靠性的要求越來(lái)越高，傳統(tǒng)的互連方式，如處理器總線、PCI總線和以太網(wǎng)，都難以
2023-02-02 14:15:05356 一般來(lái)說(shuō)，CAN總線2可以掛載的節(jié)點(diǎn)數(shù)量10到110之間。下面采用了64個(gè)節(jié)點(diǎn)測(cè)試數(shù)據(jù)傳輸?shù)?b class="flag-6" style="color: red">性能，出現(xiàn)的問(wèn)題如下。
2023-06-14 09:42:231191 
點(diǎn)擊上方 藍(lán)字 關(guān)注我們 摘要：以FPGA 代替?zhèn)鹘y(tǒng)的單片機(jī)和外圍擴(kuò)展芯片， 給出了CAN 總線通信節(jié)點(diǎn)的詳細(xì)設(shè)計(jì)方案。其中以SJA1000為CAN 總線控制器、FPGA 為主控制器， 設(shè)計(jì)實(shí)現(xiàn)通信
2023-06-18 11:15:011796 。本文將深入探討訊維分布式節(jié)點(diǎn)的性能優(yōu)勢(shì)，為讀者全面介紹這種技術(shù)架構(gòu)的魅力。 一、高并發(fā)處理能力 訊維分布式節(jié)點(diǎn)通過(guò)將任務(wù)分配到多個(gè)節(jié)點(diǎn)上進(jìn)行處理，大大提高了并發(fā)處理能力。與傳統(tǒng)的集中式計(jì)算架構(gòu)相比，訊維分
2023-08-23 15:32:191006 RapidIO交換芯片是一種基于RapidIO協(xié)議的專用交換芯片，它能夠?qū)崿F(xiàn)高速、低延遲的數(shù)據(jù)傳輸和交換，廣泛應(yīng)用于嵌入式系統(tǒng)、數(shù)據(jù)中心、網(wǎng)絡(luò)通信等領(lǐng)域。RapidIO協(xié)議本身是一種基于包交換的互連技術(shù)，具有高速、高效、可靠等特點(diǎn)，因此RapidIO交換芯片在數(shù)據(jù)傳輸和交換方面具有很高的性能優(yōu)勢(shì)。
2024-03-16 16:40:091532 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論