VXI總線接口電路的設(shè)計(jì)方案解析

隨著現(xiàn)代無(wú)線通信系統(tǒng)的發(fā)展，移動(dòng)通信、雷達(dá)、衛(wèi)星通信等 通信系統(tǒng)對(duì)收發(fā)切換開(kāi)關(guān)的開(kāi)關(guān)速度、功率容量、集成性等方面有了更高的要求， 因此研究總線技術(shù)，開(kāi)發(fā)滿足軍方特殊要求的總線模塊，具有十分重要的意義，我們將利用虛擬儀器思想，將硬件電路以軟件的方式實(shí)現(xiàn)，以下設(shè)計(jì)的 射頻開(kāi)關(guān)可以由計(jì)算機(jī)直接控制，可以很方便地與總線測(cè)試系統(tǒng)集成，最大限度的發(fā)揮計(jì)算機(jī)和微電子技術(shù)在當(dāng)今測(cè)試領(lǐng)域中的應(yīng)用，具有廣闊的發(fā)展前景。

1 VXI總線接口電路的設(shè)計(jì)與實(shí)現(xiàn)

VXIbus 是VMEbus在儀器領(lǐng)域的擴(kuò)展，是計(jì)算機(jī)操縱的模塊化自動(dòng)儀器系統(tǒng)。它依靠有效的標(biāo)準(zhǔn)化，采用模塊化的方式，實(shí)現(xiàn)了系列化、通用化以及VXIbus儀器 的互換性和互操作性，其開(kāi)放的體系結(jié)構(gòu)和PlugPlay方式完全符合信息產(chǎn)品的要求。它具有高速數(shù)據(jù)傳輸、結(jié)構(gòu)緊湊、配置靈活、電磁兼容性好等優(yōu)點(diǎn)，，因此系統(tǒng)組建和使用非常方便，應(yīng)用也越來(lái)越廣泛，已逐漸成為高性能測(cè)試系統(tǒng)集成的首選總線。

VXI 總線是一種完全開(kāi)放的、適用于各儀器生產(chǎn)廠家的模塊化儀器背板總線規(guī)范。VXI總線器件主要分為：寄存器基器件、消息基器件和存儲(chǔ)器基器件。目前寄存器基 器件在應(yīng)用中所占比例最大（約70%）。VXIbus寄存器基接口電路主要包括：總線緩沖驅(qū)動(dòng)、尋址和譯碼電路、數(shù)據(jù)傳輸應(yīng)答狀態(tài)機(jī)、配置及操作寄存器組 四個(gè)部分。四個(gè)部分中除總線緩沖驅(qū)動(dòng)采用74ALS245芯片來(lái)實(shí)現(xiàn)外，其余部分都用FPGA來(lái)實(shí)現(xiàn)。采用一片F(xiàn)LEX10K 芯片EPF10K10QC208-3和一片EPROM芯片EPC1441P8，利用相應(yīng)軟件MAX+PLUSⅡ來(lái)進(jìn)行設(shè)計(jì)與實(shí)現(xiàn)。

1.1 總線緩沖驅(qū)動(dòng)

該 部分完成對(duì)VXI背板總線中的數(shù)據(jù)線、地址線和控制線的緩沖接收或驅(qū)動(dòng)，以滿足VXI規(guī)范信號(hào)的要求。對(duì)于A16/D16器件，只要實(shí)現(xiàn)背板數(shù)據(jù)總線 D00～D15的緩沖驅(qū)動(dòng)。根據(jù)VXI總線規(guī)范的要求，此部分采用兩片74LS245實(shí)現(xiàn)，用DBEN*（由數(shù)據(jù)傳輸應(yīng)答狀態(tài)機(jī)產(chǎn)生）來(lái)選通。

1.2 尋址和譯碼電路

尋址線包括地址線A01～A31、數(shù)據(jù)選通線DS0*和DS1*、長(zhǎng)字線LWORD*?？刂凭€包括地址選通線AS*和讀/寫(xiě)信號(hào)線WRITE*。

本電路的設(shè)計(jì)采用MAX+PLUSⅡ的原理圖設(shè)計(jì)方式。利用元件庫(kù)里的現(xiàn)有元件進(jìn)行設(shè)計(jì)，采用了兩片74688和一片74138。

該 功能模塊對(duì)地址線A15～A01及地址修改線AM5～AM0進(jìn)行譯碼。當(dāng)器件被尋址時(shí)，接收地址線及地址修改線上的地址信息，并將其與本模塊上硬件地址開(kāi) 關(guān)設(shè)置的邏輯地址LA7～LA0相比較，如果AM5～AM0上邏輯值為29H或2DH（由于是A16/D16器件），地址線A15、A14均為1，并且 A13～A06上的邏輯值與模塊的邏輯地址相等時(shí)，該器件被尋址選通（CADDR*為真）。接著其結(jié)果被送往下一級(jí)譯碼控制，通過(guò)對(duì)地址A01～A05進(jìn) 行譯碼選中模塊在16位地址空間的寄存器。

1.3 數(shù)據(jù)傳輸應(yīng)答狀態(tài)機(jī)

數(shù)據(jù)傳輸總線是一組高速異步并行數(shù)據(jù)傳輸總線，是VMEbus系統(tǒng)信息交換的主要組成部分。數(shù)據(jù)傳輸總線的信號(hào)線可分為尋址線、數(shù)據(jù)線、控制線三組。

該部分的設(shè)計(jì)采用MAX+PLUSⅡ的文本輸入設(shè)計(jì)方式。由于DTACK*的時(shí)序比較復(fù)雜，所以采用AHDL語(yǔ)言來(lái)進(jìn)行設(shè)計(jì)，通過(guò)狀態(tài)機(jī)實(shí)現(xiàn)。

該 功能模塊對(duì)VXI背板總線中的控制信號(hào)進(jìn)行組態(tài)，為標(biāo)準(zhǔn)數(shù)據(jù)傳輸周期提供時(shí)序及控制信號(hào)（產(chǎn)生數(shù)據(jù)傳輸使能信號(hào)DBEN*，總線完成數(shù)據(jù)傳輸所需的應(yīng)答信 號(hào)DTACK*等）。在進(jìn)行數(shù)據(jù)傳輸時(shí)，系統(tǒng)控制者首先對(duì)模塊進(jìn)行尋址，并將相應(yīng)的地址選通線AS*，數(shù)據(jù)選通線DS0*、DS1*以及控制數(shù)據(jù)傳輸方向 的WRITE*信號(hào)線等設(shè)置為有效電平。當(dāng)模塊檢測(cè)到地址匹配及各控制線有效后，驅(qū)動(dòng)DTACK*為低電平，以此向總線控制者確認(rèn)已經(jīng)將數(shù)據(jù)放置在數(shù)據(jù)總 線上（讀周期）或已經(jīng)成功地接收到數(shù)據(jù)（寫(xiě)周期）。

1.4 配置寄存器

每個(gè)VXI總線器件都有一組“配置寄存器”，系統(tǒng)主控制器通過(guò)讀取這些寄存器的內(nèi)容來(lái)獲取VXI總線器件的一些基本配置信息，如器件類型、型號(hào)、生產(chǎn)廠家、地址空間（A16、A24、A32）以及所要求的存儲(chǔ)空間等。

VXI總線器件的基本配置寄存器有：識(shí)別寄存器、器件類型寄存器、狀態(tài)寄存器、控制寄存器。

該部分電路的設(shè)計(jì)采用MAX+PLUSⅡ的原理圖設(shè)計(jì)方式，利用74541芯片，其創(chuàng)建的功能模塊。

ID、 DT、ST寄存器都是只讀寄存器，控制寄存器為只寫(xiě)寄存器。本設(shè)計(jì)中，VXI總線主要用于控制這批開(kāi)關(guān)的通斷，所以，只要向通道寄存器中寫(xiě)入數(shù)據(jù)就可以控 制繼電器開(kāi)關(guān)的吸和或斷開(kāi)狀態(tài)，查詢繼電器狀態(tài)也是從通道寄存器中讀取數(shù)據(jù)即可。根據(jù)模塊設(shè)計(jì)需要，在其相應(yīng)各數(shù)據(jù)位寫(xiě)入適當(dāng)?shù)膬?nèi)容，從而能夠?qū)δ苣K的射頻開(kāi)關(guān)進(jìn)行有效控制。

2 模塊功能電路板的設(shè)計(jì)

每個(gè)VXI總線器件都有一組“配置寄存器”，系統(tǒng)主控制器通過(guò)讀取這些寄存器的內(nèi)容來(lái)獲取VXI總線器件的一些基本配置信息，如器件類型、型號(hào)、生產(chǎn)廠家、地址空間（A16、A24、A32）以及所要求的存儲(chǔ)空間等。

射 頻電路的頻率范圍約為10kHz到300GHz。隨著頻率的增加，射頻電路表現(xiàn)出不同于低頻電路和直流電路的一些特性。因此，在設(shè)計(jì)射頻電路的板時(shí) 就需要特別注意射頻信號(hào)給板所帶來(lái)的影響。本射頻開(kāi)關(guān)電路是由VXI總線控制的，在設(shè)計(jì)中為減少干擾，在總線接口電路部分與射頻開(kāi)關(guān)功能電路間采用 排線連接，以下主要介紹射頻開(kāi)關(guān)功能電路部分PCB板的設(shè)計(jì)。

2.1元器件的布局

電磁 兼容性（EMC）是指電子系統(tǒng)在規(guī)定的電磁環(huán)境中按照設(shè)計(jì)要求能正常工作的能力。對(duì)于射頻電路PCB設(shè)計(jì)而言，電磁兼容性要求每個(gè)電路模塊盡量不產(chǎn)生電磁 輻射，并且具有一定的抗電磁干擾能力。而元器件的布局直接影響到電路本身的干擾及抗干擾能力。也直接影響到所設(shè)計(jì)電路的性能。布局總的原則：元器件應(yīng)盡可能同一方向排列，通過(guò)選擇PCB進(jìn)入熔錫系統(tǒng)的方向來(lái)減少甚至避免焊接不良的現(xiàn)象;元器件間最少要有0.5mm的間距才能滿足元器件的熔錫要求，若PCB板的空間允許，元器件的間距應(yīng)盡可能寬。元器件的合理布局也是合理布線的一個(gè)前提，因此應(yīng)該綜合考慮。在本設(shè)計(jì)中，繼電器是用于轉(zhuǎn)換射頻信號(hào)的通道，故應(yīng)將繼電器盡量貼近信號(hào)輸入端與輸出端，以此來(lái)盡量減短射頻信號(hào)線的走線長(zhǎng)度，為下一步的合理布線做出考慮。此外，本射頻開(kāi)關(guān)電路是由VXI總線控制，射頻信號(hào)對(duì)VXI總線控制信號(hào)的影響也是布局時(shí)必須考慮的問(wèn)題。

2.2 布線

在基本完成元器件的布局后，就要開(kāi)始布線，布線的基本原則為：在組裝密度許可情況下，盡量選用低密度布線設(shè)計(jì)，并且信號(hào)走線盡量粗細(xì)一致，有利于阻抗匹配。

對(duì)于射頻電路，信號(hào)線的走向、寬度、線間距的不合理設(shè)計(jì)，可能造成信號(hào)傳輸線之間的交叉干擾;另外，系統(tǒng)電源自身還存在噪聲干擾，所以在設(shè)計(jì)射頻電路PCB時(shí)一定要綜合考慮，合理布線。

布 線時(shí)，所有走線應(yīng)遠(yuǎn)離PCB板的邊框（2mm左右），以免PCB板制作時(shí)造成斷線或有斷線的隱患。電源線要盡可能寬，以減少環(huán)路電阻，同時(shí)，使電源線、地 線的走向和數(shù)據(jù)傳遞的方向一致，以提高抗干擾能力。所布信號(hào)線應(yīng)盡可能短，并盡量減少過(guò)孔數(shù)目;各元器件間的連線越短越好，以減少分布參數(shù)和相互間的電磁 干擾;對(duì)于不相容的信號(hào)線應(yīng)盡量相互遠(yuǎn)離，而且盡量避免平行走線，而在正反兩面的信號(hào)線應(yīng)相互垂直：布線時(shí)在需要拐角的地方應(yīng)以135度角為宜，避免拐直 角。

以上設(shè)計(jì)中，PCB板采用四層板，為減小射頻信號(hào)對(duì)VXI總線控制信號(hào)的影響，故將兩種信號(hào)走線分別放在中間兩層，且射頻信號(hào)線用接地過(guò)孔帶屏蔽。

2.3 電源線和地線

在 射頻電路PCB設(shè)計(jì)中的布線需要特別強(qiáng)調(diào)的是電源線與地線的正確布線。電源和地線方式的合理選擇是儀器可靠工作的重要保證。射頻電路的PCB板上相當(dāng)多的 干擾源是通過(guò)電源和地線產(chǎn)生的，其中地線引起的噪聲干擾最大。根據(jù)PCB板電流的大小，電源線、地線線條設(shè)計(jì)的要盡量粗而短，減少環(huán)路電阻。同時(shí)使電源 線、地線的走向和數(shù)據(jù)傳遞的方向一致，這樣有助于增強(qiáng)抗噪聲能力。在條件允許的情況下盡量采用多層板，四層板比雙面板噪聲低20dB，六層板又比四層板噪 聲低10dB。

在本文設(shè)計(jì)的四層PCB板中，頂層和底層兩層均設(shè)計(jì)為地線層。這樣無(wú)論中間層哪一層為電源層，電源層和地線層這兩個(gè)層彼此靠近的物理關(guān)系，形成了一個(gè)很大的去耦電容，減少了地線所帶來(lái)的干擾。

地線層采用大面積鋪銅。大面積鋪銅主要有以下幾個(gè)作用：

（1）EMC.對(duì)于大面積的地或電源鋪銅，會(huì)起到屏蔽作用。

（2）PCB工藝要求。一般為了保證電鍍效果，或者層壓不變形，對(duì)于布線較少的PCB板層鋪銅。

（3）信號(hào)完整性要求，給高頻數(shù)字信號(hào)一個(gè)完整的回流路徑，并減少直流網(wǎng)絡(luò)的布線。

（4）散熱，特殊器件安裝要求鋪銅等等。

3 結(jié)論

VXI 總線系統(tǒng)是一種在世界范圍內(nèi)完全開(kāi)放的、適用于多廠商的模塊化儀器總線系統(tǒng)，是目前世界上最新的儀器總線系統(tǒng)。以上主要介紹了基于VXI總線的射頻開(kāi)關(guān)模 塊的研制。介紹了總線接口的設(shè)計(jì)以及射頻開(kāi)關(guān)模塊功能電路部分PCB板的設(shè)計(jì)。射頻開(kāi)關(guān)由VXI總線控制，增加了開(kāi)關(guān)操作的靈活性，使用方便。
責(zé)任編輯；zl