大容量存儲(chǔ)器集成電路測(cè)試

　　大容量存儲(chǔ)器集成電路的測(cè)試系統(tǒng)是科技型中小企業(yè)技術(shù)創(chuàng)新基金項(xiàng)目,是根據(jù)大容量存儲(chǔ)器集成電路SDRAM、DDR SDRAM和：flash RAM的發(fā)展趨勢(shì)而研究開發(fā)的測(cè)試系統(tǒng)。方案的主要內(nèi)容為測(cè)試方法和測(cè)試程序研究開發(fā),其次是測(cè)試板、適配器及生產(chǎn)性測(cè)試設(shè)備的研制和設(shè)備結(jié)構(gòu)制作和調(diào)試等。特點(diǎn)是基于大容量存儲(chǔ)器集成電路的結(jié)構(gòu),采用全新的測(cè)試技術(shù)理論和較通用的測(cè)試設(shè)備,實(shí)現(xiàn)實(shí)驗(yàn)室精確測(cè)試和生產(chǎn)中大批量芯片中測(cè)及成品測(cè)試。目前對(duì)高兆位存儲(chǔ)器電路能大批量測(cè)試的設(shè)備非常昂貴,低價(jià)的專用存儲(chǔ)器電路測(cè)試儀又不能滿足測(cè)試的可靠性和通用性要求,因此該項(xiàng)目將大大提高國(guó)內(nèi)存儲(chǔ)器電路的生產(chǎn)能力,降低產(chǎn)品成本,提高存儲(chǔ)器電路的可利用率,有顯著的經(jīng)濟(jì)效益和社會(huì)效益。

　　1 測(cè)試系統(tǒng)的基本原理

　　根據(jù)大容量存儲(chǔ)器電路的技術(shù)特點(diǎn),不論EEPROM、DRAM、SDRAM、FLASRAM等,都有快速塊(BANK)、頁(yè)(PAGE)、單個(gè)單元和連續(xù)多個(gè)單元這4種不同的讀和寫方式。本系統(tǒng)充分利用不同的讀和寫方式進(jìn)行測(cè)試,首先以頁(yè)面方式測(cè)試存儲(chǔ)單元讀和寫的正確性,再以塊方式測(cè)試連續(xù)寫入固定數(shù)據(jù)的準(zhǔn)確性,然后連續(xù)多個(gè)單元方式寫入變化數(shù)據(jù)的穩(wěn)定性,最后測(cè)試在單個(gè)單元寫連續(xù)循環(huán)變化下數(shù)據(jù)的可靠性,按這樣順序運(yùn)行4種不同的測(cè)試模塊,能非常準(zhǔn)確地對(duì)存儲(chǔ)器電路的各種狀態(tài)進(jìn)行分析測(cè)試,對(duì)大容量存儲(chǔ)器電路SDRAM和flash RAM的測(cè)試項(xiàng)目以及存儲(chǔ)單元的可測(cè)試度為100%,系統(tǒng)定時(shí)精度±500 ps,完全滿足SDRAM和flash的產(chǎn)品指標(biāo)要求。本項(xiàng)目的技術(shù)攻關(guān)難題在于大容量存儲(chǔ)器集成電路測(cè)試方法的創(chuàng)新和相應(yīng)測(cè)試設(shè)備的研制,它具有5項(xiàng)關(guān)鍵技術(shù)特點(diǎn)。

　　1.1 采用矢量技術(shù)“V2MTM”,測(cè)試大容量存儲(chǔ)器

　　由于存儲(chǔ)器電路容量的不斷增大,測(cè)試仿真能力的增強(qiáng)使測(cè)試矢量的數(shù)量大大增加,用傳統(tǒng)的中小測(cè)試設(shè)備是無(wú)法做到的,即使一般大型的測(cè)試設(shè)備,也只尋求復(fù)雜的頁(yè)面式方案進(jìn)行線性測(cè)試,這是造成測(cè)試時(shí)間隨著容量的增大而加長(zhǎng)、成本增高的主要原因。采用虛擬矢量存儲(chǔ)器測(cè)試技術(shù)可以提供高達(dá)4096個(gè)測(cè)試矢量,以滿足容量100兆以上,數(shù)據(jù)速率亞納秒的大容量存儲(chǔ)器電路的測(cè)試要求。整個(gè)測(cè)試過(guò)程基于矢量技術(shù),實(shí)現(xiàn)同時(shí)多點(diǎn)多電路測(cè)試,使時(shí)間和成本基本上保持不變。

　　如為128兆容量存儲(chǔ)器電路,頁(yè)面容量為32K,則該電路具有2048個(gè)頁(yè)面。測(cè)試設(shè)備將提供2048個(gè)測(cè)試矢量,實(shí)現(xiàn)同時(shí)對(duì)2048點(diǎn)的測(cè)試,使測(cè)試時(shí)間比線性測(cè)試大大縮短。

　　1.2 采用變址掃描重讀技術(shù)

　　掃描測(cè)試技術(shù),主要針對(duì)存儲(chǔ)器電路對(duì)電平比較敏感的問(wèn)題而設(shè)計(jì)。掃描途徑：邊界存取掃描、頁(yè)面存取掃描、單元存取掃描,充分利用存儲(chǔ)器電路行列復(fù)用的結(jié)構(gòu)特點(diǎn),使存儲(chǔ)器任何管腳都可作為掃描管腳而得以測(cè)性,提高了可測(cè)性和測(cè)試準(zhǔn)確性。

　　存儲(chǔ)器電路對(duì)電平比較敏感,會(huì)給出錯(cuò)誤測(cè)試結(jié)果。假設(shè)A1內(nèi)部開路,讀寫時(shí)A1將感應(yīng)為高電平或低電平之一。如感應(yīng)為低電平即A1=0,試圖對(duì)10的單元任何讀寫,由于A1內(nèi)部開路感應(yīng)為A1=O,實(shí)際只是對(duì)OO的單元讀寫,表面上對(duì)10單元讀寫測(cè)試結(jié)果正確,實(shí)際只是OO單元讀寫測(cè)試結(jié)果正確,因而給出錯(cuò)誤結(jié)果。 通過(guò)變址掃描重讀技術(shù)即可解決此問(wèn)題。為了提高測(cè)試速度,在邊界區(qū)域選取256B或更大容量。假設(shè)對(duì)應(yīng)8位地址,先對(duì)00000000單元到11111111單元寫入不同的數(shù)據(jù),如分別寫入00H,01H,02H…255。讀出時(shí)AO,A2,A3,A4,A5,A6,A7固定為0,改變A1地址：

　　如地址均可靠,00000000單元將寫入00H,00000010單元將寫入02H,00000000單元讀出時(shí)DATA=http:///00H;A1變址為1,00000010單元讀出時(shí)DATA=02H

　　如A1內(nèi)部開路感應(yīng)為低電平即A1=O,00H寫入00000000單元,寫00000010單元時(shí)由于A1=O,02H將寫入00000000單元覆蓋00H。00000000單元讀出時(shí)DATA=http:///02H,A1變址為1,00000010單元讀出時(shí)DATA=02H,數(shù)據(jù)相同,即可判定變址管腳A1錯(cuò)誤。逐一變址每一地址,由讀出時(shí)數(shù)據(jù)是否相同,來(lái)判定所有變址管腳的可測(cè)性和測(cè)試準(zhǔn)確性。

　　1.3 實(shí)時(shí)數(shù)據(jù)分析技術(shù)

　　系統(tǒng)主機(jī)通過(guò)邏輯分析功能,能迅速將被測(cè)器件的錯(cuò)誤分離出來(lái)并顯示有關(guān)數(shù)據(jù),也能在某個(gè)指定矢量上,在故障時(shí)停下來(lái)或保存起來(lái),做邏輯統(tǒng)計(jì)分析,快速、準(zhǔn)確地顯示存儲(chǔ)單元的狀態(tài),對(duì)測(cè)試電路作出級(jí)別分類顯示,提高存儲(chǔ)器電路的可用性。

　　對(duì)于大容量存儲(chǔ)器電路,很難保證整個(gè)電路正確性。往往由于少部分單元的損壞而廢棄整個(gè)電路。為了使電路得以充分利用,可將電路作出分級(jí)別處理。如為128兆容量存儲(chǔ)器電路,當(dāng)損壞單元部分集中在電路的高半部時(shí),通過(guò)下拉最高位地址選中低半部,或損壞單元部分集中在電路的低半部時(shí),通過(guò)上拉最高位地址選中高半部,即可作為64兆容量存儲(chǔ)器電路來(lái)使用。通過(guò)調(diào)整地址結(jié)構(gòu),還可繼續(xù)細(xì)分為32/1618/412兆容量的存儲(chǔ)器電路來(lái)使用。

　　1.4 CHIP SET初始化技術(shù)和多CPU技術(shù)

　　系統(tǒng)的測(cè)試控制終端的設(shè)計(jì)采用CHIP GROUP(芯片組合)技術(shù),具有一個(gè)主CPU(上位機(jī))和多個(gè)測(cè)試CPU(下位機(jī)),系統(tǒng)軟件對(duì)控制終端進(jìn)行初始化設(shè)計(jì),根據(jù)存儲(chǔ)器電路的測(cè)試特定,開發(fā)設(shè)計(jì)了新的BIOS系統(tǒng)程序,包括設(shè)計(jì)全局變量描述符GDT的結(jié)構(gòu)、局部變量描述符IDT的結(jié)構(gòu)、全局變量描述符表GDT-TABLE向量、代碼段CODE-DES向量、數(shù)據(jù)段DATA-DES向量、存儲(chǔ)選擇MEMORY-SEL向量、測(cè)試段TEST-DES向量,定義全局變量描述符寄存器GDT-R、局部變量描述符寄存器IDT-R等。這樣,對(duì)控制終端的BIOS進(jìn)行重新設(shè)計(jì),使終端直接對(duì)待測(cè)存儲(chǔ)器進(jìn)行測(cè)試。而測(cè)試的容量由軟件控制,針對(duì)不同芯片源和不同容量,具有多種選擇。測(cè)試時(shí)只需設(shè)定要測(cè)試的存儲(chǔ)器的類別、容量、測(cè)試開始矢量及結(jié)束矢量,就可以使測(cè)試系統(tǒng)按要求對(duì)存儲(chǔ)器進(jìn)行自定測(cè)試。通過(guò)對(duì)CHIPSET的初始化,定義了各種內(nèi)參數(shù)、變量和向量,令主CPU只執(zhí)行對(duì)各個(gè)測(cè)試CPU的管理和測(cè)試結(jié)果的數(shù)據(jù)邏輯分析,以滿足存儲(chǔ)器電路測(cè)試的要求。

　　1.5 測(cè)試程序模塊化技術(shù)

　　系統(tǒng)采用四種不同的測(cè)試程序模塊對(duì)存儲(chǔ)器電路進(jìn)行測(cè)試,以不同的讀寫方式測(cè)試存儲(chǔ)單元的準(zhǔn)確性和可靠性。

　　(1)Page-WR-RD讀功能模塊,測(cè)試存儲(chǔ)器電路讀寫的正確性。

　　(2)FAST-WR-RD功能模塊,測(cè)試存儲(chǔ)器電路連續(xù)寫入固定數(shù)據(jù)的準(zhǔn)確性。

　　(3)MODIFY-WR-RD模塊,測(cè)試存儲(chǔ)器電路在連續(xù)寫變化的數(shù)據(jù)時(shí)的準(zhǔn)確性。

　　(4)MOVE-WR-RD功能模塊,測(cè)試存儲(chǔ)器電路在快速寫連續(xù)循環(huán)變化的數(shù)據(jù)的準(zhǔn)確性。

　　存儲(chǔ)器電路測(cè)試系統(tǒng)采用計(jì)算機(jī)作為控制終端,采用虛擬矢量技術(shù)、變址掃描技術(shù),實(shí)時(shí)數(shù)據(jù)分析技術(shù),CHIP SET技術(shù)和設(shè)計(jì)計(jì)算機(jī)CHIP SET的初始化配置,時(shí)序控制技術(shù),開發(fā)測(cè)試存儲(chǔ)器電路應(yīng)用程序,并配備相應(yīng)的機(jī)械手和探針臺(tái)接口,實(shí)現(xiàn)大容量存儲(chǔ)器電路的測(cè)試。