基于PCI總線的印品質(zhì)量檢測系統(tǒng)設(shè)計[圖]

印品質(zhì)量檢測系統(tǒng)是一種基于視覺在線的檢測系統(tǒng)，通過攝像機在線掃描印品圖像，然后送至內(nèi)存通過圖像處理軟件處理，結(jié)果與標(biāo)準(zhǔn)數(shù)據(jù)比較，找出兩者之間的差異并分析產(chǎn)生誤差原因，進而重新設(shè)計參數(shù)。實際中，通常需要對大面積印品進行高精度的檢測，而單個攝像頭只適于攝取小范圍的圖像，為了保證精度、同步測量、協(xié)作狀態(tài)檢測，本文使用了多個CCD攝像頭同步獲取不同位置信息，利用CPLD的邏輯控制功能配合PCI總線以DMA方式同步傳輸數(shù)據(jù)供上層的應(yīng)用軟件對采集到的數(shù)據(jù)進行實時處理。從而很好地滿足尺寸、精度和實時性的要求。

2 系統(tǒng)硬件結(jié)構(gòu)與工作原理

系統(tǒng)框圖如圖1所示，該圖像采集系統(tǒng)由四路CCD相機、PCI圖像采集卡和計算機組成。其中，四路高速CCD攝相機同步獲取大面積被檢測印紙圖像信息；PCI多路采集卡由PCI接口芯片、配置EEPROM、CPLD邏輯控制芯片、高速緩存(FIFO)、視頻解碼芯片等構(gòu)成，主要實現(xiàn)CCD圖像的采集、緩存和傳輸；PC機完成采集工作的控制、圖像數(shù)據(jù)的傳輸控制、圖像處理、存儲及在顯示器上顯示的功能。

其工作原理如下：PC機應(yīng)用程序通過PCI總線向CPLD控制邏輯電路發(fā)出“采集開始”命令，CPLD控制邏輯收到開始采集指令后通過虛擬I2C總線控制方式來控制四路視頻解碼器開始解碼，解碼后同步輸出的高速圖像數(shù)據(jù)及同步信號到FIFO數(shù)據(jù)輸入端緩存，當(dāng)存儲空間將要滿時，向PCI總線控制器發(fā)出中斷請求信號，PCI總線控制器將中斷信號轉(zhuǎn)發(fā)到PCI圖像采集卡，PC機響應(yīng)此中斷信號，通過PCI總線控制器讀取FIFO中的數(shù)據(jù)，直至讀取FIFO空為止，數(shù)據(jù)經(jīng)由PCI總線，以DMA方式將圖像數(shù)據(jù)快速送入計算機的內(nèi)存緩沖區(qū)，由應(yīng)用程序根據(jù)需要提供對其進行數(shù)據(jù)圖像處理，及在屏幕上顯示處理后的結(jié)果。

系統(tǒng)由硬件部分和軟件部分構(gòu)成。硬件部分設(shè)計主要指四路CCD攝像機圖像采集卡的電路設(shè)計、CPLD的邏輯控制功能設(shè)計；軟件部分設(shè)計包括底層的設(shè)備驅(qū)動程序設(shè)計和上層的應(yīng)用程序設(shè)計，其功能是控制硬件電路實現(xiàn)對四路CCD圖像數(shù)據(jù)的采集、圖像處理、存儲和顯示。

3 系統(tǒng)各功能模塊介紹

3.1 CCD選型

CCD器件采用加拿大DALSA公司的IL-E2線陣2048像素的TDICCD，它以3500行/s速度對印品逐行掃描。四路CCD相機通道同步采樣，采樣信號數(shù)據(jù)塊大小默認(rèn)為：20484150=1.17Mb。這里150為掃描行數(shù)（根據(jù)五號字體計算得出），行數(shù)程序可調(diào)，即掃描塊面積可調(diào)。掃描這樣一幅圖像所需要的時間為150/3500=42.85ms。

3.2 PCI接口設(shè)計 　　

PCI接口是外部總線與PCI總線的通信接口，完成PCI總線與外部總線間的通信，PCI總線協(xié)議復(fù)雜，接口電路實現(xiàn)比較困難。目前實現(xiàn)PCI接口的方案一般分為兩種：一種是全部用可編程邏輯器件完成；另一種是用PCI接口芯片與邏輯電路配合實現(xiàn)。相對而言，后者設(shè)計簡單，開發(fā)周期短，兼容性好。本系統(tǒng)采用AMCC公司專用的PCI接口芯片AMCCS5933，其復(fù)雜的PCI接口規(guī)范完全由S5933實現(xiàn)，只需將其PCI接口信號與PCI總線相連，不需要額外的驅(qū)動電路，從而加快了設(shè)計進程。

采集卡利用S5933通過DMA實現(xiàn)采集數(shù)據(jù)的實時傳輸。S5933支持3個物理總線接口，PCI總線、ADD-ON總線及一個可選的非易失性存儲器總線接口，其中PCI接口完全符合PCI總線規(guī)范，它的引腳和PCI總線信號一一對應(yīng)，用戶可以根據(jù)自己的需要選擇其中部分管腳和總線相連。用戶真正所需要做的就是設(shè)計S5933與ADD-ON總線接口相連接的邏輯電路和配置空間的初始化，而不用去考慮PCI總線規(guī)范上面眾多的協(xié)議。

3.3 視頻解碼器 　　

采用Philps公司提供的可編程數(shù)字圖像視頻解碼芯片SAA7110對視頻圖像信號進行采集，它應(yīng)用I2C總線的配置方式。內(nèi)部包括6通道的模擬輸入，能實現(xiàn)視頻源的選擇、模數(shù)變換、自動嵌位、自動增益控制、抗混疊濾波、多制式(PAL、PALN、PALM、NTSCM、NTSC-Japan、NTSC4.43和SECAM)解碼、放大或縮小數(shù)字圖像以及亮度、飽和度和對比度的控制等。為視頻采集系統(tǒng)的設(shè)計與實現(xiàn)提供了極大的方便。

3.4 高速緩存(FIFO) 　　

高速緩存FIFO，在CCD輸出信號和S5933之間作為數(shù)據(jù)緩沖，防止數(shù)據(jù)的丟失。采用IDT公司的雙端口異步FIFO IDT7207作為外接FIFO，其容量為32k×9bit(其中8bit是數(shù)據(jù)，1bit是做奇偶校驗)。該FIFO具有很高的存取速度(12ns)；標(biāo)準(zhǔn)的滿標(biāo)志位(FF)、空標(biāo)志位(EF)，可禁止數(shù)據(jù)繼續(xù)寫入或讀出。同時，還有可編程快滿標(biāo)志(PAF)以及可編程快空標(biāo)志(PAE)。

3.5 CPLD邏輯控制電路設(shè)計