`Xilinx FPGA入門連載35：超聲波測距終極結(jié)果顯示之乘法器IP解析特權(quán)同學(xué)，版權(quán)所有配套例程和更多資料下載鏈接：http://pan.baidu.com/s/1jGjAhEm 1 概述在
2015-12-07 13:06:00
怎樣做一個乘法器電路
2013-01-09 18:26:48
請問TI有沒有類似AD835這樣的乘法器？？
2018-06-21 02:36:06
乘法器和混頻器的區(qū)別 表面上看，都是做“乘法”了，其實區(qū)別很大。 乘法器，一般叫模擬乘法器，是用于
2009-11-13 16:37:25
請問關(guān)于乘法器的Verilog 程序中，移位累加具體每一步是怎么走的，自己琢磨了一番，感覺不是太懂，求高手解釋。（明白二進制乘法的計算過程）
2015-10-17 23:08:02
求浮點數(shù)乘除計算程序，求用硬件乘法器計算浮點數(shù)的程序
2015-11-03 22:32:47
硬件乘法器是怎么實現(xiàn)的
2023-09-22 06:53:57
一，乘法器硬件乘法器是一個通過內(nèi)部總線與 CPU 相連的 16 位外圍模塊。MSP430 單片機可以在部改變 CPU 結(jié)構(gòu)和指令的情況下增加功能，這種結(jié)構(gòu)特別適用于對運算速度要求很嚴格的情況。硬件
2021-12-09 07:05:15
AVR的硬件乘法器8X8的嗎，數(shù)據(jù)手冊上是這么寫的。結(jié)果是16位的他這個乘法器應(yīng)該是內(nèi)核自帶的吧，還是外設(shè)呢如果用CV編譯，如何調(diào)用乘法器呢數(shù)據(jù)手冊上只給出了匯編代碼，如果是用c語言如何調(diào)用呢，還是不用調(diào)用直接寫式子就可以了呢？
2020-07-22 08:00:51
剛接觸學(xué)習(xí)FPGA，懂得verilog HDL的基礎(chǔ)語法，有一塊帶XILINX的ZYNQ xc7z020的開發(fā)板，開發(fā)軟件用的是vivado；現(xiàn)在要設(shè)計一個16位的乘法器，功能已經(jīng)實現(xiàn)。但需要考查
2018-02-25 16:03:46
的乘法器，功能已經(jīng)實現(xiàn)。但需要考查性能指標：功耗、速度、吞吐量、覆蓋率。但對這幾個概念沒有太大的了解①請問對于一個乘法器而言這幾個方面指的是什么？②在Project Summary中有一個
2018-02-25 21:12:01
Verilog中用*實現(xiàn)乘法和用乘法器ip核實現(xiàn)乘法綜合結(jié)果有哪些不同？
2016-03-18 09:35:13
fpga中定點乘法器設(shè)計（中文）目錄聲明 ………………………………………………………………………………………… 10、 約定
2012-08-12 11:59:01
剛剛學(xué)習(xí)verilog，夏宇聞的《verilog數(shù)字系統(tǒng)設(shè)計教程（第三版）》中，P143中圖10.3，乘法器延時為1個與門和8個全加器的延時，為什么是 8 個？我覺得應(yīng)該是 10 個全加器延時，請求大神幫忙解答一下，謝了。
2014-10-10 23:04:39
問題：專用乘法器不適用于FPGA而是模擬工作正常。我試過的：在我的一個設(shè)計中，我使用10x10bit乘法器。原來我只是使用w6 = Vout * Vout。在模擬中，這似乎適用于我的設(shè)備利用率總結(jié)它
2019-05-29 06:12:17
求大神解答用AD633乘法器芯片進行仿真
2014-04-22 23:26:59
有關(guān)于乘法器的相關(guān)知識和代碼。最近看到別人做乘法器， 自己也想試一試，上網(wǎng)找到特權(quán)同學(xué)的乘法器的視頻講解，但是對于我等初學(xué)者，還是搞不懂。經(jīng)過一天的分析和整理，終于明白了，想分享給那些和我一樣的菜鳥
2016-04-02 00:28:19
本帖最后由 eehome 于 2013-1-5 10:07 編輯
fpga中定點乘法器設(shè)計（中文）
2012-08-24 00:55:37
/devkits/HW-SPAR3A-SK-UNI-G.htm它有兩個模擬輸入和fpga，有20個乘法器但是我想要更多的輸入和更多的乘法器塊，是否能夠滿足這些功能的任何板？
2019-08-23 07:03:09
基于Xilinx XCKU115的半高PCIe x8 硬件加速卡北京太速科技有限公司一、概述 本板卡系我公司自主研發(fā)，采用Xilinx公司的XCKU115-3-FLVF1924-E芯片作為主處理器
2018-08-22 17:31:55
我正在研究一種適用于Vedic Maths算法的乘法器。我想對傳統(tǒng)乘法器和vedic乘法器的時序延遲進行比較分析。我有spartan 3e和Xilinx 12.1時序分析器。請任何人都可以指導(dǎo)我
2019-07-04 06:36:45
如何去實現(xiàn)一個2位二進制乘法器的設(shè)計呢？如何對2位二進制乘法器進行仿真呢？
2021-11-03 06:04:56
本文中介紹了如何在verilog編碼時使用自己想要的加法器和乘法器等
2021-06-21 07:45:56
變頻控制和乘法器的基本原理分別是什么?乘法器在變頻控制中有什么作用？
2021-04-13 06:40:36
在數(shù)字信號處理中，乘法器是整個硬件電路時序的關(guān)鍵路徑。速度和面積的優(yōu)化是乘法器設(shè)計過程的兩個主要考慮因素。由于現(xiàn)代可編程邏輯芯片F(xiàn)PGA的集成度越來越高，及其相對于ASIC設(shè)計難度較低和產(chǎn)品設(shè)計
2019-09-03 07:16:34
我在網(wǎng)上找了4x4移位累加乘法器的代碼，然后想把它變成8x8的，代碼如圖，其中multi44就是4x4乘法器模塊。然后在仿真時提示 Illegal output port connection
2016-11-22 22:47:31
模擬乘法器為何沒輸出信號我在仿真analog 的乘法器。我使用的是 Multisim 自帶的庫文件。器件用的 AD834。我畫好設(shè)計圖后，接上虛擬示波器。可是，信號發(fā)生器里有信號，乘法器后沒有。請問各位高人，我哪里畫錯了。還是，multisim自帶的庫文件就不行
2022-04-01 16:48:04
說明：求fpga乘法器，要求快的，不是一個一個的加，而是像乘法豎式一樣的，如：10111000111000 *1011111 =10111000111000*1011111
2012-08-16 14:08:36
ISE中自帶的乘法器IP核如何設(shè)置延時2個時鐘周期？為什么我生成的時候沒有l(wèi)atency這個選項，生成后的xco文件中貌似也沒有延時，但是生成的vhd文件中卻有這么一句“c_latency =>
2015-03-28 12:16:31
最近在做乘法器，我想問下用VHDL做軟乘法器，有點不懂軟乘法器，求大神帶！
2015-07-30 11:10:55
AD834是美國ADI公司推出的寬頻寬、四象限、高性能的模擬乘法器.它工作穩(wěn)定,計算誤差小,并具有低失真和微功耗的特點,本文介紹了AD834模擬乘法器的主要特性、工作原理、應(yīng)用考慮和
2009-04-27 16:36:57
86 本文在設(shè)計實現(xiàn)乘法器時，采用了4-2 和5-2 混合壓縮器對部分積進行壓縮，減少了乘法器的延時和資源占用率；經(jīng)Xilinx ISE 和Quartus II 兩種集成開發(fā)環(huán)境下的綜合仿真測試，與用Verilog
2009-09-17 11:13:2127 本文設(shè)計了適用于 SOC（System On Chip）的快速乘法器內(nèi)核。通過增加一位符號位，可以支持24×24 無符號和有符號乘法。在乘法器的設(shè)計中，采用了改進的Booth 算法來減少部分積的數(shù)目
2009-09-21 10:40:4220 模擬乘法器AD834的原理與應(yīng)用:AD834是美國ADI公司推出的寬頻寬、四象限、高性能的模擬乘法器。它工作穩(wěn)定，計算誤差小，并具有低失真和微功耗的特點，本文介紹了AD834模擬乘法器
2009-09-29 10:49:21183 介紹了補碼陣列乘法器的Pezaris 算法。為提高運算速度，利用流水線技術(shù)進行改進，設(shè)計出流水線結(jié)構(gòu)陣列乘法器，使用VHDL語言建模，在Quartus II集成開發(fā)環(huán)境下進行仿真和功能驗證
2010-08-02 16:38:000 本文介紹了混合邏輯乘法器的設(shè)計實例，采用Altera公司的MAX7000AE系列的芯片及MAX+PLUSII開發(fā)系統(tǒng)實現(xiàn)，并給出VHDL的源程序及時序仿真波形。
2010-08-06 17:12:5536 乘法器對數(shù)運算電路應(yīng)用
由對數(shù)電路實現(xiàn)乘法運算的數(shù)學(xué)原理是：UO=EXP（INU11+INU12）=U11+U12
圖5.4-19示出了滿足上式的乘法器的方框
2010-04-24 16:03:19
2273 
用模擬乘法器構(gòu)成的調(diào)幅電路
電路的功能
高頻的振幅調(diào)制可采用
2010-05-12 11:38:2312156 
乘法器的基本概念
乘法器是一種完成兩個互不相關(guān)的模擬信號相乘作用的電子器件。理想乘法器的輸出特性方程可由下式表示：
UO
2010-05-18 14:03:5913355 
1/4平方乘法器
這種乘法器是根據(jù)數(shù)學(xué)關(guān)系設(shè)計而成的，因此稱為1/4平方乘法電路，或稱1/4平方乘法器。其
2010-05-18 14:08:101777 
脈沖-寬度-高度調(diào)制乘法器
脈沖-寬度-高度調(diào)制乘法器雙稱為時間分割乘法器。這類乘法器電路原理圖如圖5.4-24A所示。圖中，三角波電壓UT和模擬輸入電壓UY
2010-05-18 14:23:531782 
變跨導(dǎo)乘法器的基本原理
圖5.4-25為變跨導(dǎo)乘法器原理圖。它利用V1、V2管的跨導(dǎo)GM正比于恒流源電流IO，而IO又受另一個輸入電壓控制，而實
2010-05-18 14:48:282947 
N象限變跨導(dǎo)乘法器
為了克服圖5.4-25所示的乘法器的缺點，在基電路的基礎(chǔ)上，采用了雙重差分放大式結(jié)構(gòu)，設(shè)計出如圖5.4-27所示的N象限變跨導(dǎo)乘法器。
2010-05-18 15:24:081545 
可變跨導(dǎo)乘法器的品種
模擬乘法器就基單片結(jié)構(gòu)的形式來說，基本上分為兩大類，即用于處理交流小信號的如圖5.4-27所示的基本電路，以及適用于模擬運算
2010-05-18 15:51:401736 
變跨導(dǎo)乘法器
這種乘法器現(xiàn)在已經(jīng)成為一種工業(yè)上的標準方法，是應(yīng)用極為廣泛的優(yōu)質(zhì)乘法器。
2010-05-18 16:00:551087 乘法器在模擬運算電路中的應(yīng)用
相乘運算
2010-05-18 16:48:061879 乘法器在通信電路中的應(yīng)用
普通振幅調(diào)制
2010-05-18 17:46:471268 如圖所示為有負載驅(qū)動能力的乘法電路。由乘法器MPY600和高速緩沖器OPA633組成具有負載驅(qū)動能力的乘法器電路
2011-01-29 19:01:331372 
1、熟悉Xilinx的ISE 軟件的設(shè)計流程； 2、并使用移位相加運算設(shè)計一個4*4位的乘法器； 3、掌握ISE 仿真器或Modelsim仿真軟件的使用方法； 4、用ISE 仿真器或Modelsim仿真軟件對設(shè)計進行仿真
2011-05-20 15:32:4579 實驗?zāi)康?1、熟悉Xilinx的ISE 軟件的使用和設(shè)計流程； 2、掌握Modelsim仿真軟件的使用方法； 3、用乘法運算符實現(xiàn)一個16*16 乘法器模塊； 4、用IP核實現(xiàn)一個16*16 乘法器模塊； 5、用例化語
2011-05-20 17:00:1466 本文著重介紹了一種基于WALLACETREE優(yōu)化算法的改進型乘法器架構(gòu)。根據(jù)FPGA內(nèi)部標準獨特slice單元，有必要對WALLACE TREE部分單元加以研究優(yōu)化，從而讓在FPGA的乘法器設(shè)計中的關(guān)鍵路徑時延
2011-11-17 10:50:184936 
定點乘法器設(shè)計(中文) 運算符： + 對其兩邊的數(shù)據(jù)作加法操作; A + B - 從左邊的數(shù)據(jù)中減去右邊的數(shù)據(jù); A - B - 對跟在其后的數(shù)據(jù)作取補操作，即用0減去跟在其后的數(shù)據(jù); - B * 對其兩邊的
2012-01-17 10:39:0132 本文提出了一種高頻四象限電流乘法器。該乘法器電路結(jié)構(gòu)對稱。提出的乘法器電路工作在±1．18 V的電源電壓下。由于從輸人端到地的低寄生電容，該電路可以工作在高頻條件下，實驗
2012-03-07 10:52:523516 
低壓高頻CMOS電流乘法器原理圖通過調(diào)節(jié)跨導(dǎo)參數(shù)k和參數(shù)a，來調(diào)節(jié)乘法器的增益。參數(shù)k和MOS管的尺寸直接相關(guān)。
2012-03-14 17:25:472364 
模擬乘法器，大家自己有需要的趕緊下載吧，機不可失
2015-10-27 14:10:200 高頻電子技術(shù)中，調(diào)制信號的實現(xiàn)和波形的頻譜分析是難點。根據(jù)調(diào)幅電路的理論知識，直觀地用乘法器來實現(xiàn)信號的調(diào)幅，通過設(shè)置不同的輸入信號來實現(xiàn)信號的正常調(diào)幅和平衡調(diào)幅。并通過示波器觀察不同情況下調(diào)制后的信號波形，通過Multisim提供的傅里葉分析功能分析調(diào)制信號的頻譜圖，實現(xiàn)對電路進行仿真分析。
2015-12-28 09:52:3435 ８乘８乘法器verilog源代碼，有需要的下來看看
2016-05-23 18:21:1624 基于AD835的乘法器原理圖及PCB設(shè)計
2016-06-08 16:46:100 華清遠見FPGA代碼-FPGA片上硬件乘法器的使用
2016-10-27 18:07:5410 一個自己寫的八位數(shù)的乘法器
2016-12-01 15:45:2315 高速雙域乘法器設(shè)計及其應(yīng)用_鄭朝霞
2017-01-07 18:39:170 模擬乘法器作用及電路
2017-10-23 09:22:4028 乘法器，求模運算部分利用Barrett約減運算，用硬件描述語言進行FPGA設(shè)計與實現(xiàn)，避免了除法運算。對于192位的操作數(shù)，完成Barrett模乘需要約186個時鐘周期，計算速率可以達到269.17 Mb/s。
2017-11-08 15:18:1932 周期波形Ascos（st）和Accos（ct）施加于乘法器（為便于分析，假定比例因子為1 V）輸入端，產(chǎn)生的輸出為： 但在大多數(shù)情況下，調(diào)制器是執(zhí)行此功能更好的電路。調(diào)制器（用來改變頻率的時候也稱為混頻器）與乘法器密切相關(guān)。乘法器的輸出是其輸
2017-11-15 14:45:1815 本文介紹了變跨導(dǎo)式模擬乘法器的工作原理及應(yīng)用。
2017-11-22 19:23:3436 本文為大家介紹五款乘法器電路設(shè)計方案，包括五款模擬電路設(shè)計原理及仿真程序分享，以供參考。
2018-01-17 18:03:3053772 
只產(chǎn)生9個部分積，有效降低了部分積壓縮陣列的規(guī)模與延時．通過對5級流水線關(guān)鍵路徑中壓縮陣列和64位超前進位（CLA）加法器的優(yōu)化設(shè)計，減少了乘法器的延時和面積．經(jīng)現(xiàn)場可編程邏輯器件仿真驗證表明，與采用Radix-8 Booth算法的乘法器相比，該乘法器速度提高了11%，硬件資
2018-03-15 13:34:006 硬件乘法器是現(xiàn)代計算機中必不可少的一部分，其基礎(chǔ)是加法器結(jié)構(gòu)。
2018-05-11 10:52:458533 32 位硬件乘法器是一個并行器件，而不是 CPU 內(nèi)核的一部分。這也就意味著：它在工作時不會涉及 CPU 的
2018-06-18 16:37:004989 
在做項目的過程中，經(jīng)常遇到乘法計算，乘法器的設(shè)計就尤為重要。乘法器決定了最終電路功能能否實現(xiàn)，資源使用量多少以及時序性能優(yōu)劣等。
2018-07-04 09:41:458884 在集成電路系統(tǒng)中，模擬乘法器在信號調(diào)制解調(diào)、鑒相、頻率轉(zhuǎn)換、自動增益控制和功率因數(shù)校正控制等許多方面有著非常廣泛的應(yīng)用。實現(xiàn)模擬乘法器的方法有很多，按采用的工藝不同，可以分為三極管乘法器和CMOS乘法器。
2019-05-31 08:20:002618 
在微處理器芯片中，乘法器是進行數(shù)字信號處理的核心，同時也是微處理器中進行數(shù)據(jù)處理的關(guān)鍵部件。乘法器完成一次操作的周期基本上決定了微處理器的主頻。乘法器的速度和面積優(yōu)化對于整個CPU的性能來說是非常重要的。為了加快乘法器的執(zhí)行速度，減少乘法器的面積，有必要對乘法器的算法、結(jié)構(gòu)及電路的具體實現(xiàn)做深入的研究。
2019-05-15 08:27:0014914 
本教程討論基于Xilinx FPGA的Memcached硬件加速器的技術(shù)細節(jié)，該硬件加速器可為10G以太網(wǎng)端口提供線速Memcached服務(wù)。
2018-11-27 06:41:003433 本文在設(shè)計實現(xiàn)乘法器時，采用了4-2和5-2混合壓縮器對部分積進行壓縮，減少了乘法器的延時和資源占 用率；經(jīng)XilinxISE和QuartusII兩種集成開發(fā)環(huán)境下的綜合仿真測試
2018-12-19 13:30:2510461 
本文檔的主要內(nèi)容詳細介紹的是AD834B乘法器的電路原理圖免費下載。
2019-03-08 08:00:0027 乘法器（multiplier）是一種完成兩個互不相關(guān)的模擬信號相乘作用的電子器件。它可以將兩個二進制數(shù)相乘，它是由更基本的加法器組成的。乘法器可以通過使用一系列計算機算數(shù)技術(shù)來實現(xiàn)。
2019-11-28 07:06:003061 乘法器是模擬式電子式電能表的重要組成部分，也是電能表計量誤差的最主要來源。對時分割乘法器在諧波條件下的計量誤差進行了定量的研究與分析，根據(jù)時分割乘法器的工作原理，推導(dǎo)其在諧波條件下計量誤差的理論表達式，并通過仿真計算驗證計量誤差量化表達式的準確性。
2019-12-24 07:05:002329 
乘法器（multiplier）是一種完成兩個互不相關(guān)的模擬信號相乘作用的電子器件。它可以將兩個二進制數(shù)相乘，它是由更基本的加法器組成的。乘法器可以通過使用一系列計算機算數(shù)技術(shù)來實現(xiàn)。乘法器不僅作為
2021-02-18 15:08:0124395 
硬件乘法器的實現(xiàn)本質(zhì)是“移位相加”。對于二進制，乘數(shù)和被乘數(shù)的每一位非0即1，相當于乘數(shù)中的每一位分別和被乘數(shù)的每一個體位進行與運算，并產(chǎn)生其相應(yīng)的乘積位。這些局部乘積左移一位與上次的和相加。即從
2021-02-18 16:34:459660 
模擬乘法器是對兩個模擬信號（電壓或電流）實現(xiàn)相乘功能的的有源非線性器件。
2021-02-18 16:37:288665 在集成電路系統(tǒng)中，模擬乘法器在信號調(diào)制解調(diào)、鑒相、頻率轉(zhuǎn)換、自動增益控制和功率因數(shù)校正控制等許多方面有著非常廣泛的應(yīng)用。實現(xiàn)模擬乘法器的方法有很多，按采用的工藝不同，可以分為三極管乘法器和CMOS乘法器。
2021-03-23 09:40:193930 
一，乘法器 硬件乘法器是一個通過內(nèi)部總線與 CPU 相連的 16 位外圍模塊。MSP430 單片機可以在部改變 CPU 結(jié)構(gòu)和指令的情況下增加功能，這種結(jié)構(gòu)特別適用于對運算速度要求很嚴格的情況。硬件
2021-11-26 09:36:133 我們使用調(diào)制器而不是乘法器有幾個原因。乘法器的兩個端口都是線性的，因此載波輸入上的任何噪聲或調(diào)制都會使信號輸入成倍并降低輸出，而調(diào)制器載波輸入的幅度變化大多可以忽略不計。二階機制會導(dǎo)致載波輸入端的幅度噪聲影響輸出，但在最好的調(diào)制器中，這些噪聲被最小化，這里不討論。
2023-01-30 14:26:352103 
本文是本系列的第二篇，本文主要介紹FPGA常用運算模塊-加減法器和乘法器，xilinx提供了相關(guān)的IP以便于用戶進行開發(fā)使用。
2023-05-22 16:13:572625 
本文是本系列的第五篇，本文主要介紹FPGA常用運算模塊-復(fù)數(shù)乘法器，xilinx提供了相關(guān)的IP以便于用戶進行開發(fā)使用。
2023-05-22 16:23:281204 
使用IAR IDE仿真RL78內(nèi)置硬件乘法器和除法器注意事項
2023-10-30 17:04:14468 
芯旺微KF8F系列單片機KF8F3132開發(fā)板應(yīng)用筆記之硬件乘法器
2022-10-19 16:21:360
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評論