基于FPGA1的功能設(shè)計(jì)檢測(cè)方法的優(yōu)化

摘要： 為解決ADS-B系統(tǒng)通信時(shí)的信號(hào)交織問(wèn)題，結(jié)合FPGA的工作特點(diǎn)和實(shí)時(shí)系統(tǒng)的要求，對(duì)ADS-B交織檢測(cè)算法和解交織算法進(jìn)行優(yōu)化。針對(duì)交織檢測(cè)算法在實(shí)采數(shù)據(jù)驗(yàn)證時(shí)需要變化處理信號(hào)的參數(shù)才能匹配判決域的問(wèn)題，設(shè)計(jì)一種計(jì)算判斷交織檢測(cè)的動(dòng)態(tài)門(mén)限值的方法，同時(shí)將解交織算法中特征向量、廣義逆矩陣等復(fù)雜的過(guò)程優(yōu)化為對(duì)某段信號(hào)的協(xié)方差矩陣求逆。實(shí)現(xiàn)結(jié)果表明，優(yōu)化后的算法適用于硬件實(shí)時(shí)系統(tǒng)，能有效分離ADS-B交織信號(hào)。

0 引言

廣播式自動(dòng)相關(guān)監(jiān)視（Automatic Dependent Surveillance-Broadcast，ADS-B）作為國(guó)際民航組織（International Civil Aviation Organization，ICAO）主推的新一代監(jiān)視技術(shù)，結(jié)合衛(wèi)星導(dǎo)航、通信、機(jī)載設(shè)備以及地面設(shè)備等先進(jìn)技術(shù)，能有效地提高運(yùn)行安全水平，擴(kuò)充空域容量，提升運(yùn)行效率以及加強(qiáng)航空公司的運(yùn)行控制能力。但隨著近年來(lái)ADS-B技術(shù)的快速發(fā)展，監(jiān)視者與飛機(jī)使用ADS-B進(jìn)行通信時(shí)，經(jīng)常發(fā)生信號(hào)之間的交織現(xiàn)象，交織后的信號(hào)無(wú)法被接收機(jī)正常譯碼，給通信帶來(lái)困難?；诠_(kāi)的文獻(xiàn)，現(xiàn)階段國(guó)內(nèi)外的接收機(jī)主要通過(guò)拋棄交織信號(hào)中的其中一條信號(hào)來(lái)處理交織問(wèn)題，目前，國(guó)內(nèi)外研究院所正在也在積極展開(kāi)對(duì)交織信號(hào)處理的研究工作，因此，根據(jù)實(shí)際需求，設(shè)計(jì)能夠進(jìn)行實(shí)時(shí)信號(hào)解交織處理的接收機(jī)是非常有意義的。針對(duì)ADS-B信號(hào)交織問(wèn)題，在交織檢測(cè)方面，大多是求得一個(gè)交織信號(hào)奇異值分解后的特征值關(guān)于時(shí)間的函數(shù)，根據(jù)曲線(xiàn)來(lái)確定合適的閾值并估計(jì)交織時(shí)刻；在交織信號(hào)分離方面，有ADS-B強(qiáng)FRUIT干擾環(huán)境中的解交織方法、累加分類(lèi)和空域?yàn)V波等解交織方法。但上述算法有的要求緩存一整條交織信號(hào)、有的涉及高階統(tǒng)計(jì)量，計(jì)算復(fù)雜，不適用于硬件實(shí)時(shí)系統(tǒng)。

基于現(xiàn)有公開(kāi)文獻(xiàn)，發(fā)現(xiàn)基于二陣元特征值的交織檢測(cè)方法和投影算法兩種算法的研究都是建立在陣列信號(hào)模型的基礎(chǔ)上，效果穩(wěn)定且優(yōu)化后能夠降低計(jì)算量，適于硬件實(shí)現(xiàn)。本文基于現(xiàn)場(chǎng)可編程門(mén)陣列（Field Programmable Gate Array，F(xiàn)PGA）器件對(duì)上述兩種算法進(jìn)行優(yōu)化設(shè)計(jì)，以降低計(jì)算復(fù)雜度，減少硬件資源的占用，完成解交織系統(tǒng)的設(shè)計(jì)實(shí)現(xiàn)并通過(guò)天線(xiàn)接收ADS-B信號(hào)進(jìn)行處理驗(yàn)證其性能。

1 信號(hào)模型

采用5個(gè)陣元組成的十字陣列天線(xiàn)接收ADS-B信號(hào)源，其中陣元天線(xiàn)在時(shí)刻t接收到的信號(hào)表示為：

2 算法原理與優(yōu)化

2.1 算法原理

完成信號(hào)解交織系統(tǒng)，需要實(shí)現(xiàn)兩個(gè)算法，首先在交織檢測(cè)方面，利用基于二陣元特征值的交織檢測(cè)方法判斷信號(hào)是否出現(xiàn)交織以及如果信號(hào)發(fā)生交織，判斷出交織時(shí)刻；然后在交織信號(hào)分離方面，利用投影解交織算法對(duì)信號(hào)進(jìn)行解交織。

2.1.1 基于二陣元特征值的交織檢測(cè)方法

基于二陣元特征值的交織檢測(cè)方法利用兩路陣元信號(hào)計(jì)算其協(xié)方差矩陣并分解得到特征值，設(shè)計(jì)算協(xié)方差矩陣的快拍數(shù)為K，則小特征值服從自由度為2K的卡方分布，其概率密度函數(shù)為：

利用假設(shè)檢驗(yàn)實(shí)現(xiàn)對(duì)信號(hào)的交織檢測(cè)，原假設(shè)H0：數(shù)據(jù)段內(nèi)的信號(hào)不多于1個(gè)，備擇假設(shè)H1：數(shù)據(jù)段內(nèi)至少包含兩條信號(hào)。以?xún)陕逢囋盘?hào)協(xié)方差矩陣的小特征值作為檢驗(yàn)統(tǒng)計(jì)量，置信水平為α?xí)r的判決域?yàn)椋?/p>

如果小特征值位于判決區(qū)域，則拒絕原假設(shè)，認(rèn)為數(shù)據(jù)段至少包含兩條信號(hào)。

2.1.2 投影算法

投影算法是基于兩個(gè)ADS-B信號(hào)在時(shí)間上存在部分重疊。從圖中可以看到在t1到t2只存在第一條源信號(hào)，t3到t4只存在第二條源信號(hào)。如果在交織檢測(cè)模塊中判斷出信號(hào)在t2到t3處出現(xiàn)交織，則分別對(duì)t1到t2和t3到t4兩段單獨(dú)信號(hào)源進(jìn)行奇異值分解得到其最大奇異值對(duì)應(yīng)的特征向量m1和m2，并分別求其特征向量對(duì)應(yīng)的MOORE-PENROSE廣義逆矩陣m1+和m2+，由此得到原信號(hào)的估計(jì)值為：

2.2 算法優(yōu)化

2.2.1 基于二陣元特征值的交織檢測(cè)方法的優(yōu)化

在基于二陣元特征值的交織檢測(cè)方法中，由于需要把兩路陣元信號(hào)協(xié)方差矩陣分解的小特征值作為檢驗(yàn)統(tǒng)計(jì)量，因此要求對(duì)兩路陣元信號(hào)做歸一化和標(biāo)準(zhǔn)化處理，也就是說(shuō)在硬件實(shí)現(xiàn)中需要緩存整條交織信號(hào)然后根據(jù)信號(hào)信息對(duì)信號(hào)完成歸一化和標(biāo)準(zhǔn)化之后才能求解特征值來(lái)對(duì)比判決域判斷信號(hào)是否出現(xiàn)交織。顯然不能滿(mǎn)足實(shí)時(shí)系統(tǒng)的要求，并且會(huì)占用大量資源從而為硬件實(shí)現(xiàn)增加難度。因此根據(jù)基于二陣元特征值的交織檢測(cè)方法設(shè)計(jì)出一種計(jì)算交織檢測(cè)動(dòng)態(tài)門(mén)限值的方法以適用于硬件實(shí)時(shí)系統(tǒng)。

在實(shí)際的硬件處理中，采用每隔一定的快拍數(shù)就對(duì)到來(lái)的信號(hào)做一次協(xié)方差矩陣計(jì)算并直接分解其特征值，并從ADS-B信號(hào)開(kāi)始時(shí)對(duì)每個(gè)小特征值進(jìn)行標(biāo)準(zhǔn)化處理，根據(jù)得到的小特征值和卡方分布的原理計(jì)算出交織檢測(cè)的動(dòng)態(tài)門(mén)限值。根據(jù)卡方分布的原理：

其中等式右邊th為在卡方分布中置信度為α?xí)r的判決門(mén)限值；等式左邊為對(duì)小特征值標(biāo)準(zhǔn)化的實(shí)時(shí)處理，eig表示小特征值，m1表示小特征值的均值，m2表示小特征值的平方的均值。根據(jù)式可計(jì)算出動(dòng)態(tài)門(mén)限值：

如果小特征值大于門(mén)限值即判斷信號(hào)出現(xiàn)交織。

2.2.2 投影算法的優(yōu)化

在2.1.2小節(jié)中提到的投影算法由于特征向量和廣義逆矩陣在FPGA中需要復(fù)雜的計(jì)算，將其優(yōu)化為對(duì)協(xié)方差矩陣求逆，而且原算法中在估計(jì)第一條源信號(hào)時(shí)，首先需要得到第二條源信號(hào)的信息，因而不能滿(mǎn)足硬件實(shí)時(shí)系統(tǒng)的要求，因此，在本次解交織的硬件實(shí)現(xiàn)中通過(guò)計(jì)算第一條源信號(hào)一定快拍數(shù)的協(xié)方差矩陣m1，并且計(jì)算其協(xié)方差矩陣的逆m1+，通過(guò)計(jì)算估計(jì)出源信號(hào)：

3 系統(tǒng)實(shí)現(xiàn)

本文采用Verilog語(yǔ)言實(shí)現(xiàn)前文描述的解交織系統(tǒng)，使用的軟件為ISE 14.4， FPGA芯片為Xilinx的Virtex5系列。

3.1 系統(tǒng)硬件結(jié)構(gòu)

解交織系統(tǒng)的硬件實(shí)現(xiàn)結(jié)構(gòu)。系統(tǒng)在工作時(shí)，射頻信號(hào)經(jīng)過(guò)十字陣列天線(xiàn)進(jìn)入下變頻器，將1 090 MHz 的ADS-B射頻信號(hào)轉(zhuǎn)換為10 MHz的中頻信號(hào)，再經(jīng)過(guò)模數(shù)轉(zhuǎn)換模塊形成數(shù)字中頻信號(hào)進(jìn)入FPGA1，在FPGA1中，對(duì)數(shù)字中頻信號(hào)數(shù)據(jù)作預(yù)處理和ADS-B信號(hào)解交織系統(tǒng)的具體實(shí)現(xiàn)，3.2節(jié)將具體介紹FPGA1的功能設(shè)計(jì)。接著，F(xiàn)PGA1將處理后的數(shù)據(jù)傳輸?shù)紽PGA3，F(xiàn)PGA3中有ADS-B接收機(jī)功能，當(dāng)它在某一時(shí)刻檢測(cè)到一條ADS-B信號(hào)時(shí)，將向FPGA1發(fā)送一條幀有效信號(hào)，F(xiàn)PGA1以此來(lái)確定ADS-B信號(hào)開(kāi)始時(shí)刻，并從此時(shí)開(kāi)始做ADS-B信號(hào)的交織檢測(cè)和解交織處理。

3.2 FPGA1功能設(shè)計(jì)

本文所實(shí)現(xiàn)的ADS-B交織檢測(cè)和解交織系統(tǒng)的硬件設(shè)計(jì)與實(shí)現(xiàn)均在FPGA1中完成，本節(jié)將介紹FPGA1的功能設(shè)計(jì)。

FPGA1在工作時(shí)，首先對(duì)經(jīng)過(guò)模數(shù)轉(zhuǎn)換的數(shù)字中頻信號(hào)進(jìn)行信號(hào)預(yù)處理，包括對(duì)數(shù)據(jù)做希爾伯特變換、去直流分量和下采樣數(shù)據(jù)復(fù)用；之后，預(yù)處理后的數(shù)據(jù)進(jìn)入?yún)f(xié)方差矩陣計(jì)算模塊得到5×5的協(xié)方差矩陣，同時(shí)在交織檢測(cè)模塊中利用其中2×2的協(xié)方差矩陣分解求出雙天線(xiàn)下的特征值，并根據(jù)2.2.1節(jié)優(yōu)化的計(jì)算方式進(jìn)一步求出判決門(mén)限值，對(duì)ADS-B信號(hào)是否出現(xiàn)交織進(jìn)行檢測(cè)；如果信號(hào)未出現(xiàn)交織，則原信號(hào)輸出至FPGA3接收機(jī)，一旦發(fā)現(xiàn)信號(hào)出現(xiàn)交織則協(xié)方差矩陣?yán)奂幽K根據(jù)幀有效信號(hào)和信號(hào)出現(xiàn)交織的時(shí)刻對(duì)交織前的五陣元協(xié)方差矩陣進(jìn)行累加、求逆，然后根據(jù)2.2.2節(jié)中解交織的優(yōu)化方式進(jìn)行信號(hào)解交織計(jì)算，并將解交織后的兩條信號(hào)按照先后順序替換在交織時(shí)刻后的原信號(hào)中輸出。

4 系統(tǒng)測(cè)試

分別利用不同功率的交織信號(hào)對(duì)實(shí)現(xiàn)后的解交織系統(tǒng)進(jìn)行測(cè)試，信號(hào)源為ADS-B發(fā)射系統(tǒng)通過(guò)兩根發(fā)射天線(xiàn)發(fā)射的交織信號(hào)，用上位機(jī)軟件控制其發(fā)射功率，信號(hào)源的產(chǎn)生方式如圖4所示，同時(shí)使用5陣元十字陣列天線(xiàn)接收交織信號(hào)。接收交織信號(hào)并成功解交織后，F(xiàn)PGA3接收機(jī)會(huì)返回幀有效信號(hào)，可以在ChipScope中觀察并作為信號(hào)是否解交織成功的依據(jù)。

為經(jīng)過(guò)信號(hào)預(yù)處理后的發(fā)射交織時(shí)間為60 ？滋s的ADS-B交織信號(hào)，隨后進(jìn)入交織檢測(cè)模塊輸出jz_detect判斷交織時(shí)刻然后進(jìn)行信號(hào)解交織后的信號(hào)如圖6所示。其中jz_detect表示交織檢測(cè)標(biāo)志，當(dāng)信號(hào)出現(xiàn)交織時(shí)，標(biāo)志置1，反之為0；bit_decoding表示從FPGA3接收機(jī)中返回的幀有效信號(hào)，代表成功解碼ADS-B信號(hào)。由圖6可以看到，將圖5中的交織信號(hào)分離為兩條ADS-B信號(hào)，并解碼成功。

利用ADS-B發(fā)射機(jī)發(fā)射不同功率的交織信號(hào)對(duì)解交織系統(tǒng)進(jìn)行測(cè)試，發(fā)現(xiàn)影響解交織系統(tǒng)分離信號(hào)成功率的因素有交織信號(hào)的功率差和交織信號(hào)的首條信號(hào)功率的大小。如圖7所示，固定交織信號(hào)的首條信號(hào)功率不變?nèi)缓蟾淖兊诙l信號(hào)的功率，發(fā)現(xiàn)隨著交織的兩信號(hào)功率差的增大，解交織成功率逐漸增大至穩(wěn)定在0.85左右。之后取交織中兩信號(hào)功率差在3 dB不變，通過(guò)同時(shí)增加交織信號(hào)兩信號(hào)的功率，如圖8所示，發(fā)現(xiàn)解交織成功率隨著交織信號(hào)的首條信號(hào)功率的增大而增大。

5 結(jié)論

針對(duì)ADS-B信號(hào)的交織問(wèn)題，對(duì)基于特征值的交織檢測(cè)方法和解交織方法進(jìn)行深入分析并根據(jù)FPGA實(shí)時(shí)系統(tǒng)的特點(diǎn)對(duì)算法進(jìn)行優(yōu)化改進(jìn)，同時(shí)設(shè)計(jì)一種計(jì)算交織檢測(cè)門(mén)限值的方法，減少了其硬件實(shí)現(xiàn)資源消耗，并據(jù)此在FPGA中設(shè)計(jì)實(shí)現(xiàn)解交織系統(tǒng)，在實(shí)測(cè)中性能穩(wěn)定，證明了本文中設(shè)計(jì)方案的有效性與可行性，解決了目前國(guó)內(nèi)外市場(chǎng)上接收機(jī)無(wú)法對(duì)ADS-B信號(hào)實(shí)時(shí)解交織的問(wèn)題，可為未來(lái)ADS-B解交織系統(tǒng)在民航領(lǐng)域的實(shí)際應(yīng)用提供參考，具有一定的現(xiàn)實(shí)意義。