華為做了什么讓傳統(tǒng)FPGA開(kāi)發(fā)被顛覆

FPGA開(kāi)發(fā)日益走向高層次綜合型，從門級(jí)、開(kāi)關(guān)級(jí)到RTL級(jí)再到算法及未來(lái)再到系統(tǒng)級(jí)，而在應(yīng)用層面，由于FPGA有天生的并行處理機(jī)制，在人工智能、大數(shù)據(jù)處理方面無(wú)器件能出其右。因此，在數(shù)據(jù)中心引入FPGA并實(shí)現(xiàn)云化加速業(yè)務(wù)成為必然趨勢(shì)。隨著華為云FPGA加速服務(wù)的推出，打破原有FPGA開(kāi)發(fā)、測(cè)試和應(yīng)用存在的較高門檻，開(kāi)啟了一個(gè)顛覆FPGA開(kāi)發(fā)的新時(shí)代！

華為FPGA加速云服務(wù)，更懂您設(shè)計(jì)習(xí)慣的開(kāi)發(fā)套件

華為在FPGA領(lǐng)域深耕多年，有著全球最專業(yè)的FPGA開(kāi)發(fā)團(tuán)隊(duì)，積累了大量FPGA開(kāi)發(fā)經(jīng)驗(yàn)和IP，這些積累結(jié)合其領(lǐng)先的彈性云服務(wù)架構(gòu)，可以為用戶提供簡(jiǎn)單易用的FPGA云服務(wù)?？偨Y(jié)起來(lái)，華為FPGA云加速服務(wù)優(yōu)勢(shì)體現(xiàn)在以下技術(shù)方面：

多樣化開(kāi)發(fā)環(huán)境

傳統(tǒng)FPGA開(kāi)發(fā)方式以RTL語(yǔ)言開(kāi)發(fā)為主，在云時(shí)代，用FPGA快速進(jìn)行算法驗(yàn)證，讓軟件工程師也能快速使用FPGA等需要，促進(jìn)了使用OpenCL和C/C++等高級(jí)語(yǔ)言開(kāi)發(fā)FPGA的需求。華為FPGA加速云服務(wù)開(kāi)發(fā)套件提供了HDL、SDAccel和C/C++等多種語(yǔ)言開(kāi)發(fā)環(huán)境，用戶可以選擇最熟悉和擅長(zhǎng)的環(huán)境完成業(yè)務(wù)的設(shè)計(jì)開(kāi)發(fā)。

豐富的設(shè)計(jì)組件和IP庫(kù)

華為積累的大量高質(zhì)高效常用FPGA設(shè)計(jì)組件，例如器件無(wú)關(guān)乎的ram，字節(jié)級(jí)和幀級(jí)的通用fifo，高效的支持絕對(duì)優(yōu)先級(jí)SP、公平輪詢RR、權(quán)重輪詢WRR等多種調(diào)度組件，多通道的DDR控制器，帶PFC等功能100G Eth接口控制器，通用矩陣運(yùn)算、傅里葉變換等各種組件，用于可以直接調(diào)用這些設(shè)計(jì)組件，從而提升FPGA開(kāi)發(fā)效率。在加速IP方面，華為積累了網(wǎng)絡(luò)轉(zhuǎn)發(fā)、網(wǎng)絡(luò)協(xié)議、安全加解密、壓縮解壓縮、AI、媒體、大數(shù)據(jù)、數(shù)據(jù)庫(kù)等覆蓋CT和IT各領(lǐng)域的通用加速 IP，通過(guò)華為IP marketplace，用戶可以快速的調(diào)用這些IP，從而快速構(gòu)建自己的加速應(yīng)用。

差異化shell

shell邏輯提供了PCIe接口、DDR控制、DMA引擎、Flash控制器等基本功能。憑借在CT領(lǐng)域高質(zhì)量和高性能需求場(chǎng)景的多年積累，華為可以提供業(yè)界領(lǐng)先的高性能和us級(jí)低時(shí)延的自研shell，滿足您高性能低時(shí)延的應(yīng)用場(chǎng)景;也同時(shí)提供高靈活性和低開(kāi)發(fā)門檻的SDAccel shell，方便您移植基于GPU等平臺(tái)的應(yīng)用，快速地上線FPGA加速的業(yè)務(wù)。

簡(jiǎn)易的工程構(gòu)建方式

華為FPGA加速云服務(wù)也提供了一系列的開(kāi)發(fā)套件，支持用戶一鍵式創(chuàng)建用戶目錄，快速地構(gòu)建工程。

簡(jiǎn)單的工程配置

無(wú)需掌握TCL或者SHELL腳本語(yǔ)言，無(wú)需修改構(gòu)建腳本，只需要簡(jiǎn)單修改配置參數(shù)，開(kāi)發(fā)套件即會(huì)自動(dòng)生成約束文件及綜合編譯腳本，使用戶的開(kāi)發(fā)更簡(jiǎn)單。

自由的工程實(shí)現(xiàn)

用戶可以選擇單步執(zhí)行綜合、實(shí)現(xiàn)、PR校驗(yàn)、目標(biāo)文件生成及加密操作，也可以通過(guò)套件一鍵式完成工程構(gòu)建，生成自己的加速IP。

完美的細(xì)節(jié)體驗(yàn)

工程構(gòu)建套件提供了時(shí)序自動(dòng)檢測(cè)功能和定時(shí)構(gòu)建等功能。用戶可以預(yù)約任意時(shí)間進(jìn)行工程構(gòu)建。工程構(gòu)建完成后，用戶無(wú)需打開(kāi)log查看構(gòu)建結(jié)果，套件會(huì)自動(dòng)檢查用戶時(shí)序，以直觀的方式通知您設(shè)計(jì)的時(shí)序情況。

華為FPGA加速云服務(wù)，簡(jiǎn)單易用的全流程驗(yàn)證

FPGA開(kāi)發(fā)過(guò)程中，仿真是保證FPGA產(chǎn)品質(zhì)量最重要且難度最大的環(huán)節(jié)，具體的：

（1） 傳統(tǒng)FPGA開(kāi)發(fā)方式中仿真平臺(tái)搭建需要大量驗(yàn)證工程師投入，難度大，導(dǎo)致驗(yàn)證人員無(wú)法專注于驗(yàn)證邏輯功能;

（2） 驗(yàn)證專用IP開(kāi)發(fā)難度高，如果購(gòu)買第三方VIP價(jià)格昂貴，使得用戶難以保障功能的穩(wěn)定性;

（3） 使用驗(yàn)證平臺(tái)進(jìn)行驗(yàn)證門檻高，如果驗(yàn)證基礎(chǔ)薄弱，很難駕馭，不利于驗(yàn)證工作的開(kāi)展。

完善的云驗(yàn)證平臺(tái)

華為FPGA加速云驗(yàn)證平臺(tái)采用業(yè)界通用的systemverilog2012語(yǔ)言開(kāi)發(fā)，由具有豐富驗(yàn)證經(jīng)驗(yàn)的團(tuán)隊(duì)維護(hù)和升級(jí)。不僅提供簡(jiǎn)易的端到端的流程指導(dǎo)，還提供豐富的驗(yàn)證IP（VIP），滿足用戶的各種需求。

相對(duì)業(yè)界其他FPGA云開(kāi)發(fā)平臺(tái)，華為除了提供通用仿真平臺(tái)，還提供增強(qiáng)版仿真平臺(tái)以滿足更專業(yè)的用戶需求。增強(qiáng)版仿真平臺(tái)采用業(yè)界成熟的UVM方法學(xué)，提供比通用版更多的特性以及更強(qiáng)的性能。

解耦的架構(gòu)設(shè)計(jì)

驗(yàn)證平臺(tái)采用Testbench與Testcase完全分離的架構(gòu)，即用戶可在完全不改變仿真平臺(tái)的前提下增刪并執(zhí)行測(cè)試用例。Testbench中包含基礎(chǔ)激勵(lì)組件、AXI4接口的BFM、CPU模型、DDR功能仿真模型、記分牌以及VIP。其中用戶可自定義部分通過(guò)用戶激勵(lì)組件、callback、rm等動(dòng)態(tài)重配到testbench中而完全無(wú)需修改testbench。

針對(duì)使用云上加速資源的用戶，華為FPGA加速云服務(wù)為用戶提供完整的Testbench，用戶只需要設(shè)計(jì)自己的激勵(lì)組件、參考模型然后即可進(jìn)行仿真測(cè)試，而無(wú)需關(guān)注接口時(shí)序，平臺(tái)連接、腳本實(shí)現(xiàn)等繁雜事務(wù)，極大的提高了用戶的仿真驗(yàn)證效率。

用戶可通過(guò)華為FPGA加速云服務(wù)提供的覆蓋率報(bào)告以及回歸腳本等工具對(duì)測(cè)試的覆蓋情況進(jìn)行統(tǒng)計(jì)和閉環(huán)。

華為FPGA加速云服務(wù)平臺(tái)針對(duì)用戶仿真速度慢的問(wèn)題，通過(guò)預(yù)編譯仿真庫(kù)以及一次編譯多次執(zhí)行的方法，大幅提高用戶的仿真速度。

豐富的驗(yàn)證IP庫(kù)

華為也將提供豐富的VIP（驗(yàn)證IP）庫(kù)，包含自己信息領(lǐng)域多年積累的高效能VIP，此類VIP將覆蓋總線接口，外掛存儲(chǔ)，網(wǎng)絡(luò)處理，高速接口等，用戶可以通過(guò)華為云IP MarketPlace快速的選擇及使用。

華為FPGA云服務(wù)，簡(jiǎn)約而不簡(jiǎn)單的驗(yàn)證平臺(tái)

驗(yàn)證平臺(tái)是驗(yàn)證環(huán)節(jié)最重要的組件之一，傳統(tǒng)FPGA開(kāi)發(fā)方式不僅需要投入大量人力搭建驗(yàn)證平臺(tái)，而且如果需要完成復(fù)雜的測(cè)試往往會(huì)導(dǎo)致驗(yàn)證平臺(tái)過(guò)于復(fù)雜，對(duì)非熟練用戶不友好，不易上手。

華為云驗(yàn)證平臺(tái)不僅擁有強(qiáng)大的功能與擴(kuò)展性，而且結(jié)構(gòu)簡(jiǎn)單，易于新手使用，簡(jiǎn)約而不簡(jiǎn)單。

如圖1所示，Testbench中包含AXI4接口的BFM、DDR仿真模型、記分牌等組件。用戶如需使用Testbench僅需編寫自己的測(cè)試用例、激勵(lì)以及參考模型等功能而完全無(wú)需關(guān)注BFM、組件連接，最大程度上簡(jiǎn)化用戶的驗(yàn)證工作。華為的通用仿真平臺(tái)還支持代碼與功能覆蓋率的收集、斷言和C混合編程等高級(jí)仿真方法。

華為FPGA加速云驗(yàn)證平臺(tái)架構(gòu)圖

華為FPGA加速云服務(wù)，志當(dāng)存高遠(yuǎn)，新模式，更高效，創(chuàng)未來(lái)

華為FPGA加速云服務(wù)開(kāi)啟了一種新的FPGA開(kāi)發(fā)模式，隨著華為云MarketPlace的推出，未來(lái)FPGA開(kāi)發(fā)業(yè)者可以在任何時(shí)間和地點(diǎn)專注開(kāi)發(fā)屬于自己的IP，并將其出售;同時(shí)，華為FPGA加速云服務(wù)還開(kāi)啟了共享智慧，這將再次顛覆FPGA開(kāi)發(fā)模式，如果你是FPGA專家，你完全可以在家通過(guò)華為云開(kāi)始屬于自己的事業(yè)！