1. CvP 簡介 CvP（Configuration via Protocol）是一種通過協(xié)議實現(xiàn) FPGA 配置的方案，Arria V，Cyclone V，Stratix V，Arria 10
2020-11-27 14:06:41
5111 芯片才能實現(xiàn)，具體哪些系列能實現(xiàn)哪種配置方式如下圖所示： 圖1 本質(zhì)上來說，無論是JTAG還是ICAP或者MCAP以及其它FPGA的配置方式，目的都是配置FPGA的邏輯。MCAP是通過PCIE來實現(xiàn)
2021-01-03 09:20:003617 
本文我們將向大家介紹PCIe引腳定義以及PCIe協(xié)議層。
2023-09-26 11:39:145665 
嗨，我正在嘗試使用KC705板進行PCIE RC和端點測試。1）我將把PCIE RC控制器IP設計和FPGA PCIE PHY放在FPGA中。2）我將在FPGA中放置另一個PCIE端點控制器IP
2020-07-26 13:06:25
6678的pcie和fpga的pcie? TX和RX需要交叉接么？DSP的TX接到FPGA的rx,DSP的RX接到FPGA的TX？
?
2018-06-21 15:49:12
寫在前面SPI協(xié)議系列文章：FPGA實現(xiàn)的SPI協(xié)議（一）----SPI驅(qū)動 在上篇文章，簡要介紹了SPI協(xié)議，編寫了SPI協(xié)議的FPGA驅(qū)動，但是在驗證環(huán)節(jié)，僅僅驗證了發(fā)送時序，而沒有與從機進行
2022-02-17 06:03:44
1.單單用FPGA來實現(xiàn)路由、MAC層協(xié)議是有可能的嗎？實現(xiàn)的主要困難在哪里？2.之前問過別人協(xié)議涉及大量變量，FPGA無法單獨完成，需要ARM的配合，那么如果用FPGA+ARM框架來聯(lián)合實現(xiàn)的復雜度大嗎？3.可不可以直接用Power PC來實現(xiàn)？
2018-07-25 17:49:53
TCP/IP協(xié)議：TCP/IP協(xié)議是Internet上使用的主要協(xié)議之一，它定義了數(shù)據(jù)在網(wǎng)絡中的傳輸方式和處理方式。FPGA可以通過實現(xiàn)TCP/IP協(xié)議棧來支持TCP/IP通信。PCIe協(xié)議：PCI
2023-03-27 09:01:46
我畢設需要做一個賽靈思的FPGA輸入高速信號到PCIE口，但是速率過高不能直接接入，所以買了貴公司的CH368，但是不知道FPGA和CH368之間應該怎么實現(xiàn)通信，有沒有verilog的例程可以參考，CH368是UART口還是普通串口呢？謝謝了！
2022-10-10 07:10:28
開發(fā)環(huán)境：windows開發(fā)平臺：QT5.11.31.PCIE上位機測試過程FPGA將數(shù)據(jù)傳到芯片中，通過pcie再將芯片算完的數(shù)傳給上位機。目標：1.實現(xiàn)上位機的速度測試，經(jīng)測試pcie的傳輸速度
2019-12-26 10:27:19
開發(fā)環(huán)境：windows開發(fā)平臺：QT5.11.31、PCIE上位機測試過程FPGA將數(shù)據(jù)傳到芯片中，通過pcie再將芯片算完的數(shù)傳給上位機。目標：1.實現(xiàn)上位機的速度測試，經(jīng)測試pcie的傳輸速度
2022-01-13 16:44:54
`PCIE總線的FPGA設計方法`
2015-10-30 14:30:52
本文檔旨在提供關于將PCIe接口集成到基于AMBA的片上系統(tǒng)(SoC)的指導。
假設PCIe接口通過基于AXI或ACE協(xié)議的互連連接到SoC的其余部分。
讀者應熟悉PCIe、AMBA AXI
2023-08-17 07:25:03
基于PCI Express的數(shù)據(jù)采集卡PCIe數(shù)據(jù)采集卡PCI Express數(shù)據(jù)采集卡在北京工作6年以上,從事FPGA外圍接口設計,非常熟悉PCI Express協(xié)議,設計調(diào)試了多個基于PCI
2015-01-10 20:36:09
大家好，我我想請問一下，在FPGA中怎樣用verilog來編寫通信協(xié)議的程序？它的步驟是怎樣的？剛接觸FPGA，好多不懂的，希望大神指點一二。。。
2014-12-06 21:19:02
功能，1、FPGA是不是可以直接通過PCIE操作DDR完成DMA操作？2、在操作過程中CPU是一個旁觀者的角色嗎？3、地址轉(zhuǎn)換，DDR接口操作等都是由CPU內(nèi)部的硬件完成？CPU在FPGA操作DDR的過程中，完全不受影響的工作嗎？多謝！
2016-04-06 16:24:36
\drv\exampleProjects\PCIE_exampleProject 里面的例子
這個工程可以成功跑起來，并且在PC端通過用WinDriver可以看到設備，但是目前有一個關于例程中BAR配置
2018-06-19 00:50:13
前段時間發(fā)了個關于fpga的PID實現(xiàn)的帖子，有個人說“整個算法過程說直白點就是公式的硬件實現(xiàn)，用到了altera提供的IP核，整個的設計要注意的時鐘的選取，流水線的應用”，本人水平有限，想請教一下其中時鐘的選取和流水線的設計應該怎么去做，需要注意些什么，請大家指導一下。
2015-01-11 10:56:59
本人想問下，FPGA的介紹中有些事說帶有PCIe硬核的，那么這個FPGA直接購買后就可以使用這個硬核完成PCIE功能了嗎？不再需要購買其他什么許可文件之類的東西了嗎？ 這點不是很清楚，順便問一下帶有這中硬核的FPGA大概要多少錢呢？
2012-12-12 17:52:08
FPGA pcie dma測試
流程：金手指和電腦連接之后，先加載程序，pc重啟；
現(xiàn)象：pc無法開機。
FPGA pcie x8，pc x16，直接連接上去的
請問這是什么情況呀，為什么電腦開不了機呢？
2023-09-13 18:21:28
編碼后傳到FPGA中，接著利用FPGA進行信道編碼，再通過模擬調(diào)制，再發(fā)送。那么，我想問下通信協(xié)議在這里的作用是什么？或者說，如果我們想使用wifi協(xié)議，我們該如何應用wifi協(xié)議指導我們的設計？硬件
2015-01-27 18:15:35
關于這幾個協(xié)議的實現(xiàn)，可以看下下面的文章，其中UART中詳細介紹了RS232和UART區(qū)別。一天一個設計實例-3萬字講解UART和實例一天一個設計實例-IIC協(xié)議及FPGA實現(xiàn)一天一個設計實例-SPI
2022-08-19 16:32:22
查過mini pcie的信號引腳定義，有52個信號（大多引腳無用），X1 LANE 的情況，查看飛思卡爾或INTEL處理器的設計資料，關于這個應用除了主要 的差分收、發(fā)和差分時鐘信號之外還需要額外
2017-11-29 11:50:51
FPGA（資源夠用）都可以以soft IP形式實現(xiàn)FPGA嗎？4.個人覺得使用Megwizard和Qsys中的IP就可以實現(xiàn)PCIE功能了，那么什么樣的設計還需要加專用的協(xié)議芯片呢？謝謝！
2015-07-27 11:05:46
/en-us/design/trainingandevents/Documents/X-FEST%202012%20PRESENTATIONS/xfest12_pdf_pcie_v1_1_april29.pdf）如果FPGA中的ASIC退出，為什么我們需要Tandem方法？
2020-05-29 12:52:09
FPGA實現(xiàn) PCIE 端點設備，我該如何實現(xiàn)這樣一個功能，PC發(fā)送一條消息（比如一個存儲器寫事務），然后FPGA用戶邏輯獲得這個事務包里的內(nèi)容進行相關操作，比如把一個LED點亮。已知在設計例程中
2016-03-12 10:48:22
pc端有一個文件，需要將文件中的數(shù)據(jù)通過pcie發(fā)送給fpga，有沒有可供pc端調(diào)用的sdk
2017-02-09 11:10:14
項目名稱：FPGA PCIe信號拆分應用領域：計算機參賽計劃：利用FPGA的并行資源，實現(xiàn)在不使用plx硬核芯片的情況下對PCIe信號的拆分。具體有效帶寬視開發(fā)板資源而定。使用FPGA相較于使用硬核
2021-05-12 18:05:46
技術(shù)，主要支持一致性緩存，內(nèi)存和IO擴展。CXL是基于PCIe 5.0實現(xiàn)的連接技術(shù)，復用了很多PCIe協(xié)議的東西，這一點上與CCIX比較像，但又不完全一樣。說起CCIX和CXL，難免要相互對比。其實
2022-09-09 15:03:06
串行總線協(xié)議PCIe、ASI和sRIO之間有什么不同？
2021-05-25 07:05:09
?開發(fā)板測試：1、 安裝windrive 2、LED狀態(tài)顯示 3、測試讀寫 PCIE開發(fā)板介紹：1、原理圖介紹 PCIE TLP協(xié)議介紹：1、分析存儲器寫報文結(jié)構(gòu) 2、分析存儲器讀報文結(jié)構(gòu) PCIE
2022-02-14 09:50:22
，那就很容易把pcie協(xié)議理解徹透徹，當然這里狹義指的是上層交互的TLP協(xié)議，數(shù)據(jù)鏈路層和物理層更復雜的事情是硬核做的，用起來PCIE并不需要深入了解。
如何使用紫光PCIE，首先FPGA端需要一個
2023-11-17 14:35:30
你好，先生或女士我是中國學生。我已經(jīng)研究FPGA一段時間了，我正在嘗試使用FPGA來實現(xiàn)FC協(xié)議。經(jīng)過一番研究，我發(fā)現(xiàn)GTH可以達到FC1。但是我發(fā)現(xiàn)使用7系列FPGA收發(fā)器向?qū)P存在一些問題。我
2020-08-17 10:28:07
嗨！我正在研究的溝通鏈如下：PC-PCIe- 光纖與sfp +-FPGA高數(shù)據(jù)吞吐量（10Gbps）是從FPGA到PC的。我應該使用什么協(xié)議？謝謝！以上來自于谷歌翻譯以下為原文Hi
2019-02-26 09:50:19
Atlas200I A2+PCIE X4接口測試FPGA 實物圖片
全愛科技QA200A2 Altas200I A2開發(fā)套件做了驗證。
圖 1-2 QA200A2 Atlas200I A2 開發(fā)套件實物圖
2023-09-05 14:39:57
1、在FPGA中實現(xiàn)串口協(xié)議的設計在FPGA中實現(xiàn)串口協(xié)議，通過Anlogic_FPGA開發(fā)板上的“UART2USB”口接收從計算機發(fā)來的數(shù)據(jù)。實驗設計思路UART串口是一種類似于USB、VGA
2022-07-19 11:09:48
作者：王毅 管會生 劉斌彬 梅順良引言本文采用FPGA實現(xiàn)了IDE硬盤接口協(xié)議。系統(tǒng)提供兩套符合ATA-6規(guī)范的IDE接口，一個與普通IDE硬盤連接，另一個與計算機主板上的IDE接口相連。系統(tǒng)采用
2019-04-18 07:00:10
,基于ARINC664規(guī)范第7部分,提出符合該規(guī)范的基于FPGA的AFDX端系統(tǒng)協(xié)議芯片和相應AFDX端系統(tǒng)板卡的設計方案,并給出關鍵模塊的具體實現(xiàn);通過對端系統(tǒng)協(xié)議芯片進行測試驗證,證明該端系統(tǒng)協(xié)議芯片
2010-05-13 09:09:08
基于MIPI協(xié)議的FPGA實現(xiàn)視頻傳輸技術(shù)
2019-08-13 10:01:23
本項目標識碼 ： 04X1V5000082請記下 項目標識碼 與客服人員，我們將盡快安排工程師與您溝通基于Xilinx Virtex-5LXT FPGA的四路光纖PCIE卡(4路光纖卡)1、板卡
2012-06-18 11:40:51
PCIe是什么？有什么核心優(yōu)勢？Xilinx的PCIe端點模塊的顯著優(yōu)勢包括哪些？基于Virtex-5 LXT FPGA的PCIe端點該怎樣去設計？
2021-05-26 06:39:11
PCIe總線通信過程是怎樣的？是什么原理？如何利用PCIe DMA總線實現(xiàn)一個基于FPGA的PCIe 8位數(shù)據(jù)采集卡？
2021-09-17 07:16:03
嗨，我正在使用超大規(guī)模的FPGA板。我可以通過DMA子系統(tǒng)IP和DDR控制器IP將數(shù)據(jù)從PC傳輸?shù)紻DR。我打算在FPGA中進行一些處理，然后更新數(shù)據(jù)，以便PC可以讀取。如何通過PCIe指示PC處理
2020-05-08 09:40:04
IDE接口協(xié)議簡介用FPGA實現(xiàn)接口協(xié)議的方法介紹
2021-04-08 06:39:49
需求：兩塊fpga互聯(lián)，兩塊fpga分別模擬成特定的pcie設備，兩個設備通過serdes總線互聯(lián)通信，fpga僅僅只要模擬特定的設備就可以，不需要負載的邏輯，提供簡單的讀寫，dma，中斷等功能。高價尋高手，請各位多幫忙啊。
2019-02-11 15:31:02
只有一個）。在我的設計中，我已經(jīng)將FMC HPC連接器用于其他目的，我想知道我是否可以將PCIe中的MGT用于RapidIO協(xié)議，或者這個接口僅用于PCIe？提前致謝。
2019-08-29 10:33:02
一塊帶有PCIE接口的FPGA，一塊PCIE轉(zhuǎn)USB3.0板卡，想通過FPGA控制PCIE轉(zhuǎn)USB3.0板卡，實現(xiàn)USB3.0讀入數(shù)據(jù)，經(jīng)過FPGA高速處理，不需要經(jīng)過電腦CPU。請問各位專家：1.
2014-12-25 22:54:58
本人現(xiàn)在在做一個PCIE接口的數(shù)據(jù)采集系統(tǒng)，下位機是FPGA，上位機是PC，調(diào)用的Xilinx的PCIE核，DMA傳輸。現(xiàn)在需要在數(shù)據(jù)緩存到一定程度時（這個時候是知道的）由FPGA產(chǎn)生一個中斷信號通知上位機接收數(shù)據(jù)。但是不知該如何產(chǎn)生使用這個中斷信號，求大神幫忙解答一下，謝謝！
2016-07-19 20:04:36
/pcie-ti81xx中的代碼，使用了函數(shù)platform_get_resource_byname（），這個函數(shù)是否和我想實現(xiàn)的功能有關？我在PCIe.c中加
2018-05-28 01:52:49
嗨，我將從一個新項目開始。它涉及使用FPGA和GP / GPU加速PCIe板，這些板將被添加到常規(guī)計算機或服務器中。 GPU將是NVIDIA特斯拉。 FPGA板......還有待選擇。我確實看到了
2019-01-24 10:55:48
bit）是關于PCIe的5個問題，這些只要按要求去做就行了。但我們在網(wǎng)上看到有人講：多片C6678通過PCIe互聯(lián)通信時，發(fā)現(xiàn)C6678在多個方面與PCIe協(xié)議不一致！是真的嗎？如果是這樣，不但C6678
2018-08-03 08:16:10
傳輸速率是根據(jù)PCIE的協(xié)議制定的嗎？2.如果我設置的速率超過5.0Gbps可以嗎？是否會出現(xiàn)數(shù)據(jù)的傳輸錯誤等現(xiàn)象？3.不太理解PCIE中關于x1和x2的含義，文檔說PCIE是one single interface link，那么對于單個端口而言，x2的含義僅僅是代表速率是x1速率的一倍嗎？
2018-06-19 04:36:26
親關于如何使用GTX生成PIPE接口PCIE PHY的以下主題，有沒有人有答案？https://forums.xilinx.com/t5/7-Series-FPGA
2020-05-04 09:05:44
本帖最后由 一只耳朵怪 于 2018-6-25 11:01 編輯
你好！我目前正在實現(xiàn)6657DSP 評估板與xilinx kintex7 FPGA之間的PCIE連接，其中DSP作為Root
2018-06-25 05:14:40
請問，那里能找到關于在FPGA中實現(xiàn)DDC中分數(shù)倍重采樣的資料？不是指用CIC實現(xiàn)，而是基于多相的結(jié)構(gòu)實現(xiàn)。
2020-07-30 16:50:07
系列FPGA實現(xiàn)PCIe接口所涉及的硬件板卡參數(shù)、應用層系統(tǒng)方案、DMA仲裁、PCIe硬核配置與讀寫時序等內(nèi)容。
2019-05-21 09:12:26
PCI總線協(xié)議的FPGA實現(xiàn)及驅(qū)動設計
摘要! 采用FPGA技術(shù)! 在公司的flex6000系列芯片上實現(xiàn)了從設備模式pci總線的簡化協(xié)議!并給出了WIndowsx 系統(tǒng)下的虛擬設備驅(qū)動程序
2010-03-12 14:30:27
36 將PCIE與PCI、K1．X等總線技術(shù)進行比較，分析它的技術(shù)特性和優(yōu)勢，剖析數(shù)據(jù)包在各層中的流動過程。／并且詳細闡述基于FPGA的兩種盯行性實現(xiàn)方案，即采用第三方PHY接口器件和低成本
2011-08-31 17:42:49154 Altera公司(Nasdaq: ALTR)宣布，成功實現(xiàn)28-nm Stratix? V GX FPGA與PLX?技術(shù)公司(Nasdaq: PLXT) ExpressLane? PCI Express? (PCIe?) Gen3的互操作
2011-12-14 09:28:09677 介紹了HDLC協(xié)議RS485總線控制器的FPGA實現(xiàn)
2012-02-14 14:59:36100 白皮書 ：采用低成本FPGA實現(xiàn)高效的低功耗PCIe接口 了解一個基于DDR3存儲器控制器的真實PCI Express （PCIe） Gen1x4參考設計演示高效的Cyclone V FPGA怎樣降低系統(tǒng)總成本，同時實現(xiàn)性能和功耗
2013-02-26 10:04:2572 基于PCIe2_0協(xié)議的PCS層彈性緩沖器設計_武桂林
2017-01-07 20:49:275 PCI Express（PCIe）是一種高性能互連協(xié)議，可應用于網(wǎng)絡適配、圖形加速、服務器、大數(shù)據(jù)傳輸、嵌入式系統(tǒng)等領域。PCIe協(xié)議在軟件層上可兼容于PCI和PCIX，但同時也有明顯的不同。在兩個
2017-10-13 10:41:0324 目前，PCI Express總線的實現(xiàn)方式主要有兩種：基于專用接口芯片ASIC和基于IP核的可編程邏輯器件FPGA方案。前者通常采用ASIC+FPGA/DSP的組合方式，專用PCIE接口芯片
2018-07-25 11:01:001376 根據(jù)PCIe的協(xié)議，當設備啟動后，PCIe設備必須滿足啟動時間的要求，即上電后100ms內(nèi)，完成PCIe設備的初始化。如果不能滿足PCIe設備啟動時間的要求，則lspci可能無法檢測到基于FPGA
2018-06-19 10:24:007625 
目前通過 FPGA 實現(xiàn) PCIe 接口是一種比較常用的方式，具有硬件成本低、可靠性高、靈活性大、易于升級等優(yōu)勢。兩大 FPGA 廠商 Xilinx 和 Altera均具有完善的接口 IP 和測試方法。
2019-03-24 09:21:152833 
PCIe協(xié)議分析儀作為PCIe總線分析的基本工具，不僅僅用于主機，網(wǎng)絡，存儲系統(tǒng)等各種IT和通訊設備針對PCIe插卡的問題分析，同時也是PCIe/NVMe SSD分析的必備工具。 作為PCIe協(xié)議
2020-09-21 14:26:489855 為了實現(xiàn)軍航管制系統(tǒng)中雷達數(shù)據(jù)的可靠傳輸，根據(jù)HDLC協(xié)議的幀結(jié)構(gòu)和循環(huán)冗余校驗（CRC）原理，提出了一種新型的基于并行機制的HDLC協(xié)議控制器，討論采用FPGA新技術(shù)實現(xiàn)HDLC協(xié)議幀的構(gòu)成
2020-11-04 18:04:1015 基于FPGA的TCP/IP協(xié)議的實現(xiàn)說明。
2021-04-28 11:19:4749 基于VIVADO的PCIE IP的使用 項目簡述 上一篇內(nèi)容我們已經(jīng)對PCIE協(xié)議進行了粗略的講解。那么不明白具體的PCIE協(xié)議，我們就不能在FPGA中使用PCIE來進行高速數(shù)據(jù)傳輸了嗎？答案是否
2021-08-09 16:22:1010199 
基于FPGA的SPI協(xié)議及設計實現(xiàn)博主微信：flm13724054952，不懂的有疑惑的也可以加微信咨詢，歡迎大家前來投稿，謝謝！引言介紹在電子通信領域里采用的通信協(xié)議有IIC，SPI，UART
2021-11-05 19:05:5922 CXL是基于PCIe 5.0實現(xiàn)的連接技術(shù)，復用了很多PCIe協(xié)議的東西，這一點上與CCIX比較像，但又不完全一樣。說起CCIX和CXL，難免要相互對比。
2022-09-06 10:05:575257 PCIE協(xié)議5.0完整版
2022-09-13 14:32:470 FPGA實現(xiàn)SPI協(xié)議
2023-03-20 10:35:020 AMD FPGA自帶PCIE硬核，實現(xiàn)了PCIE協(xié)議，把串行數(shù)據(jù)轉(zhuǎn)換為并行的用戶數(shù)據(jù)，以UltraScale系列FPGA為例，其支持Gen1.02.03.04.0，1~16 Lanes，如下圖所示。
2023-06-09 09:34:26852 
AMD FPGA自帶PCIE硬核，實現(xiàn)了PCIE協(xié)議，把串行數(shù)據(jù)轉(zhuǎn)換為并行的用戶數(shù)據(jù)
2023-07-14 15:53:40878 
本文介紹一個FPGA 開源項目：PCIE I/O控制卡。上一篇文章《FPGA優(yōu)質(zhì)開源項目– PCIE通信》開源了基于FPGA的PCIE通信Vivado工程，用于實現(xiàn)上位機通過PCIE接口訪問FPGA的DDR3以及RAM內(nèi)存數(shù)據(jù)。PCIE I/O控制卡工程是在上一個工程的基礎上進行了部分模塊和參數(shù)的修改。
2023-09-01 16:18:361296 
本文介紹一個FPGA開源項目：PCIE通信。該工程圍繞Vivado軟件中提供的PCIE通信IP核XDMA IP建立。Xilinx提供了XDMA的開源驅(qū)動程序，可在Windows系統(tǒng)或者Linux系統(tǒng)下使用，因此采用XDMA IP進行PCIE通信是比較簡單直接的。
2023-09-04 16:45:541142 
Hello，大家好，之前給大家分享了大約一百多個關于FPGA的開源項目，涉及PCIe、網(wǎng)絡、RISC-V、視頻編碼等等，這次給大家?guī)淼氖遣豢菰锏膴蕵讽椖?，主要偏向老的游戲?nèi)核使用FPGA進行硬解，涉及的內(nèi)核數(shù)不勝數(shù)，主要目標是高的可實現(xiàn)性及復現(xiàn)性。
2024-01-10 10:54:24363 
PCIe-AXI-Controller兼容PCI Express Base Specification Revision 3.1，實現(xiàn)PCIe PHY Layer，Data Link Layer以及
2024-02-21 15:15:03144 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評論