系統(tǒng)總體框架設(shè)計 - 基于FPGA實現(xiàn)VGA的彩色圖片顯示

　　2 系統(tǒng)總體框架設(shè)計

　　本系統(tǒng)以FPGA EP2C8Q208C8為核心芯片，通過對VGA接口的控制，實現(xiàn)彩色圖像的顯示，系統(tǒng)結(jié)構(gòu)框圖如圖2所示。

　　2.1鎖相環(huán)PLL

　　鎖相環(huán)路是一種反饋控制電路，簡稱鎖相環(huán)（PLL），一種輸出一定頻率信號的振蕩電路，也稱為相位同步環(huán)（回路）。該回路利用使外部施加的基準(zhǔn)信號與PLL 回路內(nèi)的振蕩器輸出的相位差恒定的反饋控制來產(chǎn)生振蕩信號。在網(wǎng)絡(luò)領(lǐng)域中，PLL用于從接收的信號中分離出時鐘信號，可以通過實際電路或軟件的方式實現(xiàn)。

　　由于FPGA的系統(tǒng)時鐘為50MHz，而控制VGA的時鐘為40MHz，所以在對VGA接口的控制時需要進行時鐘轉(zhuǎn)換，通?？梢酝ㄟ^分頻或者是調(diào)用 IP核的方式實現(xiàn)轉(zhuǎn)換，但是由于通過自己寫的分頻程序假如在數(shù)據(jù)上處理不得當(dāng)，容易產(chǎn)生毛刺，而調(diào)用quanersII軟件自帶的PLL內(nèi)核，不僅可以做到與系統(tǒng)時鐘同相，而且時鐘穩(wěn)定，能夠?qū)崿F(xiàn)對VGA時序的嚴(yán)格控制，與硬件電路來實現(xiàn)鎖相環(huán)相比，調(diào)用PLJ。內(nèi)核不僅可以做到操作簡單，而且也節(jié)約了設(shè)計成本。

　　2.2存儲模塊ROM

　　只讀存儲（Read一0nly Memory，ROM）是一種只能讀出事先所存數(shù)據(jù)的固態(tài)半導(dǎo)體存儲器圈。在系統(tǒng)框圖中的三個ROM均用來存儲顏色信息，由于本設(shè)計中使用圖片的大小為 128×128，即一共有128×128=16384個像素點，所以ROM的大小設(shè)置為16384。這里通過quanerII軟件調(diào)用FPGA的ROM內(nèi)核，將MATLAB提取的紅、綠、藍三基色數(shù)據(jù)經(jīng)quanusII軟件的處理，分別存入FPGA的ROMl、ROM2、ROM3中。在控制模塊中寫入 ROM的地址，在分頻后的時鐘控制下，將數(shù)據(jù)讀到vGA的RGB三個引腳，實現(xiàn)液晶顯示器的圖片顯示。

　　2.3 MATLAB的數(shù)據(jù)提取

　　MATLAB 作為強大的數(shù)據(jù)處理工具，其基本數(shù)據(jù)單位是矩陣，它的指令表達式與數(shù)學(xué)工程中常用的表達形式十分相似，故用MATLAB來解算問題要比用 c，F(xiàn)ORTRAN等語言簡捷得多。在新的版本中也加入了對C，F(xiàn)ORTRAN，C++，JAVA的支持，可以直接調(diào)用，用戶也可以將自己編寫的實用程序?qū)薓ATIAB函數(shù)庫中方便自己以后調(diào)用，此外許多的MATLAB愛好者都編寫了一些經(jīng)典的程序，用戶可以直接進行下載就可以用，非常的方便。