電路設(shè)計的原則詳細資料合集免費下載

本文檔的主要內(nèi)容詳細介紹的是電路設(shè)計的原則詳細資料合集免費下載。

　　一，抗干擾設(shè)計原則

　　1.合適的電源

　　2.盡量加寬電源線 （估算電流大?。?/p>

　　3.電源線 底線 數(shù)據(jù)傳輸 方向一致 （增強抗）

　　4.抗干擾元器件（磁珠 電源濾波器）

　　5.入口 添加 去耦電容 （10-100vf）

　　二，地線的設(shè)計

　　1. 模擬地數(shù)字地分開 通過電感 磁珠 匯聚

　　2.地線 單點接地 串聯(lián)再并聯(lián) 高頻的應(yīng)該多點接地

　　3.地線加寬

　　4.敏感電路接到穩(wěn)定的接地參考源

　　5.將高帶寬的噪聲與低頻電路分開

　　6.減少環(huán)路面積 降低感應(yīng)噪聲

　　三，元器件配置

　　1.印制板 相鄰的不能有過長的平行信號線

　　2時鐘發(fā)生器 晶振 粗品時鐘輸入端 靠近。 遠離其他低頻器件

　　3. 元器件圍繞核心器件配置，減少引線長度

　　4.頻率 電流開關(guān)特性分區(qū) 噪聲和非燥聲距離

　　5.發(fā)熱量大的 最上方

　　6縮小 高頻 元器件距離， 減少分布參數(shù)相互間的干擾

　　四，去耦電容的配置

　　去耦電容 電路中裝設(shè)在元件的電源端的電容，此電容可以提供較穩(wěn)定的電源，

　　同時也可以降低元件耦合到電源端的噪聲，間接可以減少其他元件受此元件噪聲的影響。

　　作用 儲能電容 旁估掉高頻噪聲

　　1. 每10片集成電路 加 充放電電容電容 蓄放電容10wf

　　2.引線式電容——低頻 貼片式—— 高頻

　　3.每個集成芯片布置1個 0.1uf陶瓷電容 4-8個芯片布置 1-10uf鉭電容

　　4.對抗噪聲能力弱 關(guān)斷是電源變化大的元器件 電源線 和地線之間加高頻去耦電容例如：ram rom 存儲器件

　　5.電容之間不要共用孔

　　6.去耦電容引線不要太長 高頻旁路電流不能太長

　　五， 降低噪聲和電磁干擾原則

　　1.45 度 折線 避免90度

　　2.串聯(lián)電阻 降低電路信號邊沿的跳變速率

　　3.晶振 外殼接地

　　4.不用的門電路輸出端不要懸空 正接地 負輸入的接地

　　5.時鐘線垂直于io線 干擾小

　　6.盡量 時鐘線周圍電動勢趨勢于 0 地線圈起來時鐘線

　　7.io驅(qū)動電路盡量靠近PCB邊緣

　　8.任何信號 不要形成回路 減小環(huán)路面積

　　9. 高頻板 電容的分布電感不能忽略 電感的分布電容也不能忽略

　　10. 功率線 交流線 盡量布置在和信號線不同的板子 （ 功率線 信號線 分開走）

　　六 其他原則

　　1. coms芯片 未使用的 引腳 不能懸空 危險 。 通過電阻接地或者電源

　　2. RC電路吸收 繼電器的放電電流

　　3.總線上加10K左右的上拉電阻 有助于抗干擾

　　4.采用全譯碼有更好的抗干擾性

　　5.元器件不用引腳通過10K上拉電阻接地源

　　6.總線 盡量短 盡量保持一樣的長度

　　7.兩層之間的布線盡量垂直

　　8.發(fā)熱元器件盡量避開敏感器件

　　元器件分類：