面向FPGA的ESL工具

邏輯設(shè)計(jì)領(lǐng)域正在發(fā)生根本變化。新一代設(shè)計(jì)工具幫助軟件開(kāi)發(fā)者將其算法表達(dá)直接轉(zhuǎn)換成硬件，而無(wú)需學(xué)習(xí)傳統(tǒng)的硬件設(shè)計(jì)技術(shù)。
　　這些工具及相關(guān)設(shè)計(jì)方法學(xué)一起被歸類(lèi)為電子系統(tǒng)級(jí) （ESL） 設(shè)計(jì)，廣泛地指從比目前主流的寄存器傳輸級(jí) （RTL） 更高的抽象級(jí)別上開(kāi)始的系統(tǒng)設(shè)計(jì)與驗(yàn)證方法學(xué)。與硬件語(yǔ)言如 Verilog 和 VHDL比起來(lái)，ESL 設(shè)計(jì)語(yǔ)言在語(yǔ)法和語(yǔ)義上與流行的 ANSI C 比較接近。
　　ESL 與 FPGA 有何關(guān)系？
　　ESL 工具已經(jīng)存在了一段時(shí)間，而許多人覺(jué)得這些工具主要專(zhuān)注于 ASIC 設(shè)計(jì)流程。然而事實(shí)上，越來(lái)越多的 ESL 工具提供商正在專(zhuān)注于可編程邏輯；目前，市場(chǎng)上有多種工具支持專(zhuān)為賽靈思? FPGA 而優(yōu)化的系統(tǒng)設(shè)計(jì)流程。ESL 流程是對(duì) FPGA 設(shè)計(jì)工具的一種自然演進(jìn)，可以使更多和更廣泛以軟件為中心的用戶(hù)群更容易地使用可編程硬件的靈活性。
　　我們來(lái)考慮一些由 ESL 和 FPGA 構(gòu)成重大組合的情景：
　　ESL 工具和可編程硬件一起構(gòu)成一個(gè)基于桌面的硬件開(kāi)發(fā)環(huán)境，符合軟件開(kāi)發(fā)者的工作流程模型。工具可提供針對(duì)特定的基于 FPGA 的參考板的優(yōu)化支持，軟件開(kāi)發(fā)者可以利用這些支持啟動(dòng)項(xiàng)目評(píng)估或原型構(gòu)建。這些板及相應(yīng)的參考應(yīng)用程序均使用更高級(jí)別的語(yǔ)言編寫(xiě)，這使創(chuàng)建定制的、硬件加速的系統(tǒng)更為快速和容易。實(shí)際上，現(xiàn)在軟件程序員能夠以使用微處理器參考板及工具大體相同的方式，使用基于 FPGA 的參考板及工具。
　　通過(guò)使用現(xiàn)在FPGA 中已很普遍的高性能嵌入式處理器，軟件和硬件設(shè)計(jì)組件可以裝入到一個(gè)器件中。從系統(tǒng)的軟件描述開(kāi)始，您可以根據(jù)應(yīng)用程序的性能要求，將每個(gè)設(shè)計(jì)塊用硬件或軟件來(lái)實(shí)現(xiàn)。ESL 工具支持智能分割和軟件功能到等效硬件功能的自動(dòng)導(dǎo)出，從而增加了價(jià)值。
　　ESL 提升了“探測(cè)式設(shè)計(jì)和優(yōu)化”的概念。ESL 方法學(xué)與可編程硬件的結(jié)合使用，使嘗試大量可能的應(yīng)用實(shí)現(xiàn)以及對(duì)極大不同的軟件/硬件分割策略快速進(jìn)行實(shí)驗(yàn)成為可能。這種實(shí)驗(yàn)的能力——嘗試新方法和快速分析性能與尺寸平衡——使 ESL/FPGA 用戶(hù)能夠比使用傳統(tǒng)的 RTL 方法以更短的時(shí)間實(shí)現(xiàn)更高的總體性能。
　　此外，通過(guò)在更抽象的級(jí)別上工作，您可以使用更少的擊鍵和更少的代碼行來(lái)表達(dá)您的意圖。這通常意味著快得多的設(shè)計(jì)完成，和更少的犯錯(cuò)機(jī)會(huì)，而這些錯(cuò)誤將需要繁雜的、低級(jí)調(diào)試。
　　ESL 的目標(biāo)受眾
　　ESL 流程對(duì)預(yù)期 FPGA 用戶(hù)的主要好處是其生產(chǎn)率和易用性。通過(guò)將產(chǎn)生硬件電路的實(shí)現(xiàn)細(xì)節(jié)進(jìn)行抽象，這些工具向以軟件為中心的用戶(hù)群（圖 1）發(fā)出了召喚。在更高的抽象級(jí)別上工作，使擁有 C 語(yǔ)言等傳統(tǒng)軟件編程語(yǔ)言技能的設(shè)計(jì)者能夠更快地以硬件探究其想法。在大多數(shù)情況下，您可以無(wú)需經(jīng)驗(yàn)豐富的硬件設(shè)計(jì)者的幫助而完成整個(gè)設(shè)計(jì)的硬件實(shí)現(xiàn)。
　　以軟件為中心的應(yīng)用程序和算法開(kāi)發(fā)者已將該方法的優(yōu)點(diǎn)應(yīng)用于 FPGA，他們包括系統(tǒng)工程師、科學(xué)家、數(shù)學(xué)家、和嵌入式與固件開(kāi)發(fā)者。
　　適合 ESL 方法學(xué)的應(yīng)用程序的特征包括具有大量?jī)?nèi)循環(huán)的計(jì)算密集型算法。這些應(yīng)用程序可以通過(guò)硬件中的并發(fā)并行執(zhí)行實(shí)現(xiàn)巨大加速。ESL 工具已在音頻/視頻/圖像處理、加密、信號(hào)與分組處理、基因排列、生物信息、地球物理和天體物理等應(yīng)用領(lǐng)域成功幫助進(jìn)行了項(xiàng)目部署。