6位Flash型超高速ADC的設(shè)計(jì)

作為模擬與數(shù)字電路的接口電路的關(guān)鍵部分，模數(shù)轉(zhuǎn)換器（ADC）現(xiàn)代通信、需達(dá)、盧納以及眾多消費(fèi)電子產(chǎn)品中都占據(jù)極其重要的地位。隨著科技的迅猛發(fā)展，對(duì)模數(shù)轉(zhuǎn)換器的性能，特別是速度上的要求越來(lái)越高，ADC的性能好壞甚至已經(jīng)成為決定設(shè)備性能的關(guān)鍵因素。

本文以超高速ADC作為設(shè)計(jì)的目標(biāo)，采用了Flash型結(jié)構(gòu)作為研究的方向，并且從ADC的速度和失調(diào)電壓消除技術(shù)入手進(jìn)行了重點(diǎn)研究。本文采用了種新穎的消除失調(diào)電壓的技術(shù)-chopping技術(shù)，該技術(shù)主要是依靠 組隨機(jī)數(shù)產(chǎn)生器所產(chǎn)生的高速隨機(jī)數(shù)序列來(lái)隨機(jī)快速置換比較器輸入端，從而使得失調(diào)電壓近似平均為零，本文設(shè)計(jì)了種高速隨機(jī)數(shù)產(chǎn)生器，可以產(chǎn)生速率達(dá)到1GHz的隨機(jī)數(shù)序列。由于比較器部分是影響整個(gè)ADC速度的關(guān)鍵因素，因此在設(shè)計(jì)中對(duì)于比較器部分逃行了重點(diǎn)優(yōu)化設(shè)計(jì)。另外還在數(shù)字編碼電路中加入了糾錯(cuò)設(shè)計(jì)。

通過(guò)電路仿真，所設(shè)計(jì)的ADC可達(dá)到1GHz的采樣速率，最大積分非線性和微分非線性分別為0.42LSB和0.49LSB，當(dāng)輸入信號(hào)頻率為16.6MHz時(shí)，無(wú)雜波動(dòng)態(tài)范圍（SFDR）達(dá)到41dB，當(dāng)加入50mV失調(diào)電壓時(shí)，chopping技術(shù)可以將SFDR增加3dB左右。

本設(shè)計(jì)采用了和艦0.18um CMOS混合信號(hào)工藝，完成了主要模塊版圖的設(shè)計(jì)工作。

關(guān)鍵詞 Flash型 ADC；失調(diào)電壓消除技術(shù)：chopping技術(shù)