使用FPGA實現(xiàn)CPU設(shè)計的畢業(yè)論文總結(jié)

　　從CPU的總體結(jié)構(gòu)到局部功能的實現(xiàn)采用了自頂向下的設(shè)計方法和模塊化的設(shè)計思想，利用Xilinx 公司的Spartan II 系列FPGA，設(shè)計實現(xiàn)了八位CPU軟核。在FPGA內(nèi)部不僅實現(xiàn)了CPU必需的算術(shù)邏輯器、寄存器堆、指令緩沖、跳轉(zhuǎn)計數(shù)、指令集，而且針對FPGA內(nèi)部的結(jié)構(gòu)特點對設(shè)計進行了地址和數(shù)據(jù)的優(yōu)化。

　　隨著數(shù)字通信和工業(yè)控制領(lǐng)域的高速發(fā)展，要求專用集成電路ASIC（Application Specific IC） 的功能越來越強，功耗越來越低，生產(chǎn)周期越來越短， 這些都對芯片設(shè)計提出了巨大的挑戰(zhàn)， 傳統(tǒng)的芯片設(shè)計方法已經(jīng)不能適應(yīng)復(fù)雜的應(yīng)用需求了。簡單來說， SoC是一種將多個獨立的VLSI（ 超大規(guī)模集成電路） 設(shè)計拼合在一起，來成某一應(yīng)用所需的全部功能的集成電路。SoC（System on a Chip ）以其高集成度，低功耗等優(yōu)點越來越受歡迎。開發(fā)人員不必從單個邏輯門開始去設(shè)計ASIC，而是應(yīng)用己有IC 芯片的功能模塊， 稱為核（core ），或知識產(chǎn)權(quán)（ IP ）宏單元進行快速設(shè)計，效率大為提高。CPU 的IP核是SoC技術(shù)的核心，開發(fā)出具有自主知識產(chǎn)權(quán)的CPU IP 核對我國在電子技術(shù)方面跟上世界先進的步伐， 提高信息產(chǎn)業(yè)在世界上的核心竟?fàn)幜τ兄卮笠饬x。

　　通常一個完整的SOC集成了中央處理器核（ CPU Core）、數(shù)字信號處理器核（ DSP Core）、存儲器核（Memory Core） 、射頻處理器核（RF Processor ）、數(shù)模轉(zhuǎn)換器（DAC）和模數(shù)轉(zhuǎn)換器（ ADC）等部分。在這其中， 中央處理器核即CPU是最重要的組成部分， 由它來完成簡單的數(shù)據(jù)處理，內(nèi)存的調(diào)度，中斷處理等操作。