FlR低通濾波器的窗函數(shù)實(shí)現(xiàn)資料下載

??研究了一種采用FPGA實(shí)現(xiàn)32階FIR數(shù)字濾波器硬件電路方案；討論了窗函數(shù)的選擇、濾波器的結(jié)構(gòu)以及系數(shù)量化問(wèn)題；闡述了FIR濾波器的FPGA實(shí)現(xiàn)，各模塊的設(shè)計(jì)以及如何優(yōu)化硬件資源，提高運(yùn)行速度等問(wèn)題。實(shí)驗(yàn)結(jié)果表明了該方法的有效性。 ??隨著軟件無(wú)線電的發(fā)展，對(duì)于濾波器的處理速度要求越來(lái)越高。傳統(tǒng)的FIR濾波器一般采用通用DSP處理器，但是DSP處理器采用的是串行運(yùn)算，而FPGA是現(xiàn)場(chǎng)可編程陣列，可以實(shí)現(xiàn)專用，另外還可以采用純并行結(jié)構(gòu)及考慮流水線結(jié)構(gòu)，因此在處理速度上可以明顯高于DSP處理器。本文采用并行分布式算法在FPGA上設(shè)計(jì)并實(shí)現(xiàn)了高速處理的32階FIR低通濾波器，在此過(guò)程中利用Matlab的數(shù)值計(jì)算與分析功能來(lái)提高設(shè)計(jì)效率。 ??在中，數(shù)字濾波器的應(yīng)用是極其廣泛和重要的單元。與模擬濾波器相比，數(shù)字濾波器可以克服模擬濾波器所無(wú)法克服的電壓漂移，溫度漂移以及噪聲等問(wèn)題。數(shù)字濾波器根據(jù)沖擊響應(yīng)函數(shù)的特性，可以分為IIR濾波器和FIR濾波器兩種。由于FIR濾波器只有零點(diǎn)、系統(tǒng)穩(wěn)定等諸多優(yōu)點(diǎn)。 ? ??1 FlR低通濾波器的窗函數(shù)實(shí)現(xiàn) ? ??理想的濾波器頻率響應(yīng)中傅里葉反變換ha（n）一定是無(wú)限長(zhǎng)的序列，而且是非因果的，而實(shí)際要設(shè)計(jì)的濾波器h（n）是有限長(zhǎng)的，因此要用有限長(zhǎng)來(lái)逼近無(wú)限長(zhǎng)的，其方法就是用一個(gè)有限長(zhǎng)度的窗口函數(shù)序列ω（n）來(lái)截取，即： ?? ??常見的窗函數(shù)有矩形窗、巴特利特窗、漢寧窗、哈明窗、布萊克曼窗、凱澤窗。其中，凱澤窗提供了可變的過(guò)渡帶寬。本文采用凱澤窗對(duì)FIR濾波器進(jìn)行設(shè)計(jì)，其窗函數(shù)表達(dá)式為： ?? ??I0［·］為第一類變形零階貝賽爾函數(shù)，形狀參數(shù)β為依賴于濾波器階數(shù)M的參數(shù)，用來(lái)調(diào)整主瓣寬度與旁瓣衰減，選擇M可產(chǎn)生各種過(guò)渡帶寬和接近最優(yōu)的阻帶衰減。給定通帶截止頻率ωp，阻帶起始頻率ωs，阻帶衰減As，凱澤窗設(shè)計(jì)中有經(jīng)典公式可供使用，如下： ?? ??過(guò)渡帶寬： ??濾波器階數(shù)： ??形狀參數(shù)： ?? ??假設(shè)低通數(shù)字濾波器設(shè)計(jì)指標(biāo)如下： ?? ??采用上面介紹的凱澤窗，利用Matlab編程計(jì)算得到32階FIR低通濾波器參數(shù)如下： ?? ??32階FIR低通濾波器幅頻特性圖如圖1所示。 ? ?? ? ??上述求得的系數(shù)是浮點(diǎn)型的，而在FPGA設(shè)計(jì)中使用的數(shù)據(jù)是定點(diǎn)型的，所以在設(shè)計(jì)濾波器之前要將系數(shù)轉(zhuǎn)化為定點(diǎn)型，即系數(shù)的量化。為了兼顧精度和所占用的資源，本文的系數(shù)用12位二進(jìn)制來(lái)量化，得到的整數(shù)系數(shù)結(jié)果如下： ? ?? ? ??2 并行分布式算法原理及FPGA設(shè)計(jì) ? ??32階FIR濾波器的差分方程表達(dá)式為： ?? ??式中：x（n）為輸入；y（n）為輸出；h（n）為濾波器系數(shù)。 ??設(shè)x（n）用二進(jìn)制可表示為： ?? ??其中，最高位為符號(hào)位。則式（7）可寫為： ?? ??式（10）為并行分布式算法，由上可以看出并行分布式算法是將濾波器表達(dá)式重新排列，分別加權(quán)求和。與傳統(tǒng)算法最大的不同之處是在FPGA設(shè)計(jì)過(guò)程中以查找表代替乘法器，即根據(jù)輸入數(shù)據(jù)的不同，將對(duì)應(yīng)的濾波器系數(shù)預(yù)先求和保存在ROM中，也就是將每一項(xiàng)的乘法求和通過(guò)并行結(jié)構(gòu)查表尋值完成，提高運(yùn)行速度。 ??具體FPGA實(shí)現(xiàn)時(shí)，首先將12位的輸人數(shù)據(jù)并行輸入到12列32位移位寄存器分別寄存，然后以寄存器中的值為地址，對(duì)應(yīng)于查找表的結(jié)果，按照式（10），每列進(jìn)行相應(yīng)二次冪加權(quán)，最后各列累加，在第32個(gè)數(shù)據(jù)完全輸入之后得到正確的濾波器輸出?？梢詫?2位的查找表劃分為四個(gè)8位的查找表，從而降低對(duì)ROM的需求。