詳解信號(hào)邏輯電平標(biāo)準(zhǔn)：CMOS、TTL、LVCMOS、LVTTL、ECL、PECL、LVPECL、LVDS、CML資料下載

信號(hào)的邏輯電平經(jīng)歷了從單端信號(hào)到差分信號(hào)、從低速信號(hào)到高速信號(hào)的發(fā)展過(guò)程。最基本的單端信號(hào)邏輯電平為CMOS、TTL，在此基礎(chǔ)上隨著電壓擺幅的降低，出現(xiàn)LVCMOS、LVTTL等邏輯電平，隨著信號(hào)速率的提升又出現(xiàn)ECL、PECL、LVPECL、LVDS、CML等差分信號(hào)邏輯電平。 1、信號(hào)邏輯電平參數(shù)概念定義 邏輯電平是指數(shù)字信號(hào)電壓的高、低電平，相關(guān)參數(shù)定義如下： （1）輸入高電平門(mén)限Vih：保證邏輯門(mén)的輸入為高電平時(shí)所允許的最小輸入高電平，當(dāng)輸入電平高于Vih時(shí)，則認(rèn)為輸入電平為高電平; ?? （2）輸入低電平門(mén)限Vil：保證邏輯門(mén)的輸入為低電平時(shí)所允許的最大輸入低電平，當(dāng)輸入電平低于Vil時(shí)，則認(rèn)為輸入電平為低電平; ?? （3）輸出高電平門(mén)限Voh：保證邏輯門(mén)的輸出為高電平時(shí)的輸出電平的最小值，邏輯門(mén)的輸出為高電平時(shí)的電平值都必須大于此Voh; ?? （4）輸出低電平門(mén)限Vol：保證邏輯門(mén)的輸出為低電平時(shí)的輸出電平的最大值，邏輯門(mén)的輸出為低電平時(shí)的電平值都必須小于此Vol; ?? （5）閾值電平Vt：數(shù)字電路芯片都存在一個(gè)閾值電平，就是電路剛剛勉強(qiáng)能翻轉(zhuǎn)動(dòng)作時(shí)的電平。它是一個(gè)介于Vil、Vih之間的電壓值;對(duì)于CMOS電路的閾值電平，基本上是二分之一的電源電壓值，但要保證穩(wěn)定的輸出，則必須要求輸入高電平>Vih，輸入低電平 ?? Tips:閾值電平只是用來(lái)表征數(shù)字電路芯片的特性，實(shí)際硬件電路設(shè)計(jì)過(guò)程中具有實(shí)際意義的是Vih和Vil。 ?? 對(duì)于一般的邏輯電平，Vih、Vil、Voh、Vol以及Vt的關(guān)系為：Voh>Vih>Vt>Vil >Vol ?? （6）Ioh：邏輯門(mén)輸出為高電平時(shí)的負(fù)載電流(為拉電流); ?? （7）Iol：邏輯門(mén)輸出為低電平時(shí)的負(fù)載電流(為灌電流); ?? （8）Iih：邏輯門(mén)輸入為高電平時(shí)的電流(為灌電流); ?? （9）Iil：邏輯門(mén)輸入為低電平時(shí)的電流(為拉電流)。 2、常見(jiàn)信號(hào)邏輯電平參數(shù) 常用的邏輯電平有：TTL、CMOS、ECL、PECL、LVDS、LVPECL、RS232、RS422、RS485、CML、SSTL、HSTL等。 （1）TTL和CMOS的邏輯電平按典型電壓可分為四類：5V系列、3.3V系列、2.5V系列和1.8V系列，3.3V的TTL電平和CMOS電平通常稱為L(zhǎng)VTTL和LVCMOS; ?? （2）RS232/RS422/RS485是串口(UART)的電平標(biāo)準(zhǔn)，RS232是單端輸入輸出，RS422和RS485是差分輸入輸出； ?? （3）ECL、PECL、LVPECL、LVDS、CML是差分輸入輸出電平; ?? （4）SSTL主要用于DDR存儲(chǔ)器，HSTL主要用于QDR存儲(chǔ)器; 電平通常標(biāo)準(zhǔn)參數(shù)如下表所示，具體芯片建議參考Datasheet。 由上表可見(jiàn)，常用的差分信號(hào)電平標(biāo)準(zhǔn)LVPECL、LVDS、CML的輸入和輸出端具有相同的門(mén)限參數(shù)。這是由產(chǎn)生差分信號(hào)的硬件結(jié)構(gòu)決定的。 (mbbeetchina)