常見(jiàn)邏輯電平介紹和基本概念

本篇為邏輯電平系列文章中的第一篇，主要介紹邏輯電平相關(guān)的一些基本概念。后續(xù)將會(huì)介紹常見(jiàn)的單端邏輯電平（針對(duì)CMOS的閂鎖效應(yīng)進(jìn)行詳細(xì)介紹）、差分邏輯電平、單端邏輯電平的互連、差分邏輯電平的互連、一些特殊功能的互連、邏輯互連中的電流倒灌問(wèn)題、以及邏輯電平的轉(zhuǎn)換等。

1、常見(jiàn)邏輯電平

常見(jiàn)的邏輯電平如下：

• 單端：TTL、CMOS、LVTTL、LVCMOS、GTL、BTL、ETL、GTLP、SSTL2-I、SSTL2-II、SSTL3-I、SSTL3-II、HSTL-I、HSTL-II、HSTL-III、HSTL-IV、HSUL_12、POD12、POD10等；
• 差分：ECL、PECL、LVPECL、LVDS、BLVDS、LP-LVDS、CML、DIFF_HSTL、DIFF_SSTL、DIFF_HSUL、TMDS、PPDS、RSDS等。

TTL邏輯輸出形式包括集電極開(kāi)路輸出（OC）、三態(tài)門(mén)輸出（TSL）、復(fù)合管（達(dá)林頓管）和圖騰柱輸出。

開(kāi)路的TTL、CMOS、ECL門(mén)分別稱為集電極開(kāi)路（OC）、漏極開(kāi)路（OD）、發(fā)射極開(kāi)路（OE），使用時(shí)OC、OD門(mén)需要接阻值合適的上拉電阻，OE門(mén)需要接阻值合適的下拉電阻。

常見(jiàn)邏輯電平的標(biāo)準(zhǔn)如下：

• RS232：ANSI/TIA/EIA-232-F-1997
• RS422：ANSI/TIA/EIA-422-B
• RS485：ANSI/TIA/EIA-485-A
• LVTTL/LVCMOS：JESD8-5，JESD8-B
• SSTL：JESD8-8，JESD8-9B，JESD8-15
• HSTL：JESD8-6
• POD12：JESD8-24
• LVDS：ANSI/TIA/EIA 644
• SCI-LVDS：IEEE 1596.3
• MLVDS：ANSI/TIA/EIA 899-2001

2、邏輯電平的基本概念

• 輸入高電平下限（Vih）：保證邏輯門(mén)的輸入為高電平時(shí)所允許的最小輸入高電平，當(dāng)輸入電平高于Vih時(shí)，則認(rèn)為輸入電平為高電平。
• 輸入低電平上限（Vil）：保證邏輯門(mén)的輸入為低電平時(shí)所允許的最大輸入低電平，當(dāng)輸入電平低于Vil時(shí)，則認(rèn)為輸入電平為低電平。
• 輸出高電平下限（Voh）：保證邏輯門(mén)的輸出為高電平時(shí)的輸出電平的最小值（最小輸出高電平），邏輯門(mén)的輸出為高電平時(shí)的電平值都必須大于此Voh。
• 輸出低電平上限（Vol）：保證邏輯門(mén)的輸出為低電平時(shí)的輸出電平的最大值（最大輸出低電平），邏輯門(mén)的輸出為低電平時(shí)的電平值都必須小于此Vol。
• 閥值電平(Vt)：數(shù)字電路芯片都存在一個(gè)閾值電平，就是電路剛剛勉強(qiáng)能翻轉(zhuǎn)動(dòng)作時(shí)的電平。它是一個(gè)界于Vil、Vih之間的電壓值，對(duì)于CMOS電路的閾值電平，基本上是二分之一的電源電壓值，但要保證穩(wěn)定的輸出，則必須要求輸入高電平>Vih，輸入低電平＜Vil。對(duì)于一般的邏輯電平，以上參數(shù)的關(guān)系如下：Voh>Vih>Vt>Vil>Vol。
• Ioh：邏輯門(mén)輸出為高電平時(shí)的負(fù)載電流（為拉電流）。
• Iol：邏輯門(mén)輸出為低電平時(shí)的負(fù)載電流（為灌電流）。
• Iih：邏輯門(mén)輸入為高電平時(shí)的電流（為灌電流）。
• Iil：邏輯門(mén)輸入為低電平時(shí)的電流（為拉電流）。

3、電壓驅(qū)動(dòng)和電流驅(qū)動(dòng)

在傳輸線理論分析的時(shí)候，總是分析一個(gè)電壓波形的傳遞，并未考慮電流能力（驅(qū)動(dòng)電流的大?。?，而事實(shí)上，對(duì)于高速信號(hào)來(lái)說(shuō)，為了要快速響應(yīng)，或者長(zhǎng)距離傳輸，都是采用電流驅(qū)動(dòng)的。

LVDS/LVPECL/CML等電平，在輸入端都有匹配電阻（50/100歐姆），這些電阻對(duì)于輸入門(mén)來(lái)說(shuō)承擔(dān)的是把電流轉(zhuǎn)換成電壓的任務(wù)。因?yàn)閷?duì)于一個(gè)輸入邏輯門(mén)來(lái)說(shuō)，它對(duì)電流的需求并不大，它需要的是足夠的電壓幅度。既然芯片需要的是電壓幅度，為何輸出端不直接把電壓傳遞過(guò)來(lái)呢。那是因?yàn)殡妷簜鬟f速度比較慢，并且容易受到干擾。而電流驅(qū)動(dòng)反應(yīng)速度快，抗干擾能力強(qiáng)。

電流驅(qū)動(dòng)型鏈路，在接收端都有一個(gè)電流轉(zhuǎn)成電壓的電路（這個(gè)電路同時(shí)也承擔(dān)著匹配的任務(wù)）。

大家可以理解一下TTL/CMOS電路，如果驅(qū)動(dòng)能力比較弱的話，信號(hào)的上升沿和下降沿就會(huì)很緩，能傳的頻率就會(huì)很低。雖然單端信號(hào)如TTL/CMOS信號(hào)的頻率特性與驅(qū)動(dòng)電流有關(guān)，但還是應(yīng)該稱這類(lèi)的信號(hào)為電壓驅(qū)動(dòng)類(lèi)型的信號(hào)。

4、扇入扇出系數(shù)

扇入系數(shù)，是指門(mén)電路允許的輸入端數(shù)目。一般TTL電路的扇入系數(shù)Nr為1～5，最多不超過(guò)8。若芯片輸入端數(shù)多于實(shí)際要求的數(shù)目，可將芯片多余輸入端接高電平(VCC)或接低電平(GND)。

扇出系數(shù)，是指一個(gè)門(mén)的輸出端所能驅(qū)動(dòng)同類(lèi)型門(mén)的個(gè)數(shù)，或稱負(fù)載能力。Nc=IOLMAX/IILMAX，這是一個(gè)通俗的定義，一般用在TTL電路的定義中。其中IOLMAX為最大允許灌電流，IILMAX是一個(gè)負(fù)載門(mén)灌入本級(jí)的電流。

TTL電路的扇出系數(shù)Nc為8～10。

IOL/IOH是測(cè)試芯片的扇出能力，IOL是測(cè)試灌電流，IOH是測(cè)試?yán)娏?。?duì)于IOH，在外面的負(fù)載增加的情況下，肯定會(huì)引起VOH降低，所以負(fù)載的個(gè)數(shù)是有限的（因?yàn)楸仨毐ＷC輸出電壓大于VOH）。也就是說(shuō)IOH、IOL測(cè)量的是芯片輸出buffer的內(nèi)阻大?。ㄐ酒敵龉苣_跟普通的電源一樣，它的內(nèi)阻大小決定了芯片的驅(qū)動(dòng)能力。內(nèi)阻越小則IOH越大，外接負(fù)載時(shí)，負(fù)載對(duì)輸出高電平的影響越小，驅(qū)動(dòng)能力越大；內(nèi)阻越大，接入負(fù)載后，在負(fù)載上的分壓就小，當(dāng)小于VOH時(shí)驅(qū)動(dòng)能力就不能滿足要求了）。器件的扇出能力主要取決于器件的輸出阻抗，及電源電壓和電平規(guī)格。

IOL/IOH應(yīng)該是越大越好，因?yàn)樵酱?，該管腳驅(qū)動(dòng)能力就越強(qiáng)，能驅(qū)動(dòng)的管腳數(shù)目也越多（扇出系數(shù)）。但對(duì)于設(shè)計(jì)來(lái)說(shuō)，IOL/IOH越大，需要輸出級(jí)導(dǎo)通電阻做的更小，那就要使管子的寬長(zhǎng)比(W/L)足夠大，L制約于工藝的特征尺寸，只能再增加W，這樣會(huì)使芯片的面積增大造成成本增加，所以對(duì)于IOL/IOH需要的是合適值而非最大值。

編輯：hfy