DDR Inline ECC在Jacinto7 SoC中的應(yīng)用

JacintoTM 7 TDA4 系列處理器是 TI 公司基于 Keystone 架構(gòu)推出的最新一代汽車處理器，主要致力 于輔助駕駛系統(tǒng)（ADAS）和自動駕駛（AD）領(lǐng)域芯片解決方案。TDA4 系列汽車處理器基于片上多核 異構(gòu)芯片架構(gòu)，16nm 系統(tǒng)工藝不僅為芯片帶來了高系統(tǒng)集成度，而且大幅降低了多功能高級汽車平臺設(shè) 計所需的外設(shè)復(fù)雜度以及成本。性能上，在提供高達 ASIL-D 的系統(tǒng)功能安全等級支持的同時，以領(lǐng)先 于市場的性能/功耗比為深度學(xué)習(xí)/視覺加速提供了卓越的處理能力。 ECC 校驗作為功能安全保證最重要的組成部分之一，廣泛的應(yīng)用于車載處理器的片內(nèi)接口、IP 總 線以及存儲介質(zhì)中，用于提高系統(tǒng)的功能安全以及穩(wěn)定性，其中用于執(zhí)行程序、存放緩存以及交換數(shù)據(jù) 的系統(tǒng) DDR 的 ECC 校驗則尤為重要。傳統(tǒng)芯片解決方案必須額外外掛一片 DDR 存儲器用來存放系統(tǒng) DDR 計算 ECC 所得到的漢明碼，故必須要求 SoC 具有兩路以上的 DDR 通道，而且?guī)眍~外的成本負擔(dān)。 而 JacintoTM 7 TDA4 系列處理器在芯片設(shè)計上采用 inline ECC，能夠在僅掛載一片系統(tǒng) DDR 的前提下， 將 ECC 計算得到的漢明碼和原數(shù)據(jù)在 DDR 上以交錯間隔的方式存儲，這樣數(shù)據(jù)都在同一片存儲設(shè)備上， 不僅大大簡化了數(shù)據(jù)處理流程，而且大幅縮減了系統(tǒng)設(shè)計所帶來的成本負擔(dān)。
本文對 TDA4 系列處理器中的 DDR inline ECC 進行原理介紹，并針對不同應(yīng)用場景提供了兩種不 同的 DDR inline 的使能方法以及測試對比，進一步提高了 TDA4 汽車處理器的功能安全保證。