CN0348 16位、單電源、緩沖電壓輸出模數(shù)轉(zhuǎn)換器，具有低于±1 LSB的積分非線(xiàn)性和差分非線(xiàn)性

CN0348 ADA4505系列是微功耗、零交越失真、低輸入偏置電流放大器。如要求功耗更低的解決方案(速度較低)，請(qǐng)使用 ADA4505-1/ADA4505-2/ADA4505-4 為輸出緩沖器。 ADR425, ADR435 和ADR445 是提供5 V基準(zhǔn)電壓的合適器件。它們具有高精度和低噪聲特性，支持最高18 V的輸入電壓 如需雙極性輸出擺幅，請(qǐng)使用AD5512A/AD5542A。它們是單通道、12/16位、無(wú)緩沖電壓輸出數(shù)模轉(zhuǎn)換器(DAC)，支持雙極性工作模式。 避免交越失真的另一種解決方案是使用較低的基準(zhǔn)電壓，例如2.5 V ADR4525，電源電壓仍為5 V，不過(guò)輸出范圍會(huì)縮小。這樣可確保典型軌到軌輸入放大器(采用雙差分對(duì)拓?fù)?的交越點(diǎn)不在輸入數(shù)字碼范圍內(nèi)。 電路筆記 CN-0181 和CN-0169 也說(shuō)明了采用 AD5541A的其它數(shù)模轉(zhuǎn)換方案。 本電路使用 EVAL-CN0348-SDPZ 評(píng)估板和 EVAL-SDP-CB1Z 系統(tǒng)演示平臺(tái)(SDP)評(píng)估板。這兩片板具有120引腳的對(duì)接連接器，可以快速完成設(shè)置并評(píng)估電路性能。EVA L-CN0348-SDPZ板包含要評(píng)估的電路，如本筆記所述。SDP評(píng)估板與CN-0348評(píng)估軟件一起使用，可從EVAL-CN0348-SDPZ電路板獲取數(shù)據(jù)。 設(shè)備要求 帶USB端口和Windows XP、Windows Vista(32位)或Windows7(32位)的PC EVAL-CN0348-SDPZ 電路評(píng)估板 EVAL-SDP-CB1Z SDP評(píng)估板 CN-0348 評(píng)估軟件 電源：6V至18V，或6V壁式電源適配器 Agilent 3458A 萬(wàn)用表(或等效設(shè)備) GPIB轉(zhuǎn)USB電纜(僅在捕捉DAC模擬數(shù)據(jù)并將其傳送到PC時(shí)才需要) 開(kāi)始使用 將CN0348評(píng)估軟件光盤(pán)放進(jìn)PC的光盤(pán)驅(qū)動(dòng)器，加載評(píng)估軟件。打開(kāi)我的電腦，找到包含評(píng)估軟件光盤(pán)的驅(qū)動(dòng)器。 功能框圖 圖5所示為測(cè)試設(shè)置的功能框圖。 ? 圖5. 測(cè)試設(shè)置功能框圖? 設(shè)置 EVAL-CN0348-SDPZ電路板上的120引腳連接器連接到EVAL-SDP-CB1Z (SDP)評(píng)估板上標(biāo)有CON A的連接器。使用尼龍五金配件，通過(guò)120引腳連接器兩端的孔牢牢固定這兩片板。 在斷電情況下，將一個(gè)+6 V(最高+18 V)電源連接到板上標(biāo)有V+和AGND的引腳(J1)。SDP板附帶的USB電纜連接到PC上的USB端口。此時(shí)請(qǐng)勿將該USB電纜連接到SDP板上的微型USB連接器。 測(cè)試 為連接到EVAL-CN0348-SDPZ電路板的V+電源通電。通過(guò)USB電纜將PC連接到SDP板上的微型USB連接器，并啟動(dòng)評(píng)估軟件。如果“Device Manager(設(shè)備管理器)”中出現(xiàn)“AnalogDevices System Development Platform(ADI系統(tǒng)開(kāi)發(fā)平臺(tái))”驅(qū)動(dòng)程序，軟件便能與SDP板通信。 USB通信建立后，就可以使用SDP板來(lái)發(fā)送、接收、捕捉來(lái)自EVAL-CN0348-SDPZ板的串行數(shù)據(jù)。 圖6為EVAL-CN0348-SDPZ評(píng)估板的照片。 有關(guān)測(cè)試設(shè)置以及如何使用評(píng)估軟件來(lái)捕捉數(shù)據(jù)的詳細(xì)信息，請(qǐng)參閱 CN-0348 軟件用戶(hù)指南。 有關(guān)SDP板的信息，請(qǐng)參閱 SDP 用戶(hù)指南。 ? 圖6. EVAL-CN0348-SDPZ評(píng)估板? 圖1顯示該單電源信號(hào)鏈由基準(zhǔn)電壓源、數(shù)模轉(zhuǎn)換器(DAC)和DAC緩沖器組成。DAC的基準(zhǔn)電壓等于電源電壓VDD, 以便最大程度地提高動(dòng)態(tài)輸出范圍和信噪比。這種配置需要一個(gè)軌到軌輸入和輸出緩沖放大器。 DAC為 AD5541A ，它是一款16位、串行輸入、電壓輸出、分段式R/2R CMOS DAC。DAC的輸出電壓與基準(zhǔn)電壓相關(guān)，如下式所示： 這樣，在中間電平時(shí)VOUT 為2.5 V，在滿(mǎn)量程時(shí)VOUT 為5 V LSB大小為5 V/65,536 = 76.3 μV。 16位時(shí)，1 LSB也相當(dāng)于滿(mǎn)量程的0.0015%，或者15 ppm FS。 ADR4550 使用創(chuàng)新的內(nèi)核拓?fù)浣Y(jié)構(gòu)來(lái)實(shí)現(xiàn)高精度，同時(shí)提供業(yè)界領(lǐng)先的溫度穩(wěn)定性和噪聲性能?；鶞?zhǔn)電壓源ADR4550為DAC提供高精度、低噪聲(2.8 μV p-p，0.1 Hz至10 Hz)且穩(wěn)定的基準(zhǔn)電壓。低輸出電壓溫度系數(shù)(最大值2 ppm/°C)和低長(zhǎng)期輸出電壓漂移也提高了系統(tǒng)在壽命和溫度范圍內(nèi)的精度。 ADR4550B 室溫初始精度為±0.02%(最大值)，相當(dāng)于16位時(shí)的約14 LSB。此初始誤差可以通過(guò)系統(tǒng)校準(zhǔn)消除?；鶞?zhǔn)電壓源驅(qū)動(dòng)DAC的REF引腳，并且為DAC和輸出緩沖器供電。因此，它必須提供最高3.9 mA的負(fù)載電流。ADR4550 能以25 ppm/mA負(fù)載電流調(diào)整率驅(qū)動(dòng)最高10 mA電流。 基準(zhǔn)電壓源 ADR4550 盡可能靠近DAC的REF引腳，使輸出走線(xiàn)的長(zhǎng)度最短，從而使壓降所致誤差最小。流經(jīng)PCB走線(xiàn)的電流會(huì)產(chǎn)生IR壓降，走線(xiàn)較長(zhǎng)時(shí)，這種壓降可能達(dá)到數(shù)毫伏或更大，引起相當(dāng)大的誤差。室溫下，1英寸長(zhǎng)、0.005英寸寬的1盎司銅走線(xiàn)的電阻約為100 m?。當(dāng)負(fù)載電流為10 mA時(shí)，該走線(xiàn)可能引起1 mV的誤差。 輸出緩沖器選用 ADA4500-2 。該器件是一款高精度放大器，最大失調(diào)電壓為120 V，失調(diào)漂移小于5.5 V/°C，0.1 Hz至10 Hz噪聲為2 V p-p，最大輸入偏置電流為2 pA。其重要特性是軌到軌輸入和輸出擺幅以及零交越失真，因此適合用作DAC緩沖器。 ADA4500-2的詳細(xì)工作原理請(qǐng)參見(jiàn)ADA4500-2數(shù)據(jù)手冊(cè)。典型的軌到軌輸入放大器采用兩個(gè)差分對(duì)來(lái)實(shí)現(xiàn)軌到軌輸入擺幅(參見(jiàn)MT-035指南)。一個(gè)差分對(duì)在輸入共模電壓范圍的上部活躍，另一個(gè)差分對(duì)在該范圍的下部活躍。這種經(jīng)典雙差分對(duì)拓?fù)浣Y(jié)構(gòu)在一個(gè)差分對(duì)與另一個(gè)差分對(duì)交接時(shí)會(huì)產(chǎn)生交越失真。將該放大器用作DAC緩沖器時(shí)，失調(diào)電壓的變化會(huì)引起非線(xiàn)性誤差。ADA4500-2利用其輸入結(jié)構(gòu)中的集成電荷泵來(lái)實(shí)現(xiàn)軌到軌輸入擺幅，無(wú)需第二差分對(duì)。因此，它不存在交越失真。在這種單電源系統(tǒng)中使用零交越失真放大器，不僅可在輸入共模/輸入數(shù)字碼范圍內(nèi)保持高線(xiàn)性度，而且可提供寬動(dòng)態(tài)輸出范圍。 DAC的輸出阻抗是恒定的(典型值6.25 k?)，與輸出碼無(wú)關(guān)。但是，輸出緩沖器應(yīng)具有高輸入阻抗(低輸入偏置電流)以使誤差最小。ADA4500-2是一款合適的器件，具有高輸入阻抗，室溫下的輸入偏置電流最大值為2 pA，全溫度范圍內(nèi)的輸入偏置電流最大值為190 pA。最差情況下，輸入偏置電流引起的誤差為1.2 V，遠(yuǎn)小于1 LSB。 AD5541A采用10引腳MSOP或10引腳LFCSP封裝。ADR4550采用8引腳SOIC封裝，ADA4500-2采用8引腳MSOP或8引腳LFCSP封裝。 測(cè)量結(jié)果表明，AD5541A、ADR4550和ADA4500-2的組合是高精度、低噪聲應(yīng)用的出色解決方案。ADA4500-2無(wú)交越失真，可維持DAC的線(xiàn)性度。 積分非線(xiàn)性(INL)和微分非線(xiàn)性(DNL)測(cè)量 積分非線(xiàn)性(INL)誤差指實(shí)際DAC傳遞函數(shù)與理想傳遞函數(shù)的偏差，用LSB表示。差分非線(xiàn)性(DNL)誤差指實(shí)際步進(jìn)大小與1 LSB的理想值之間的差異。該系統(tǒng)解決方案提供16位分辨率，DNL和INL均為±1 LSB。圖2和圖3顯示了該電路的DNL和INL性能。 圖2. 微分非線(xiàn)性(DNL)? 圖3. 積分非線(xiàn)性(INL)? 注意，DNL和INL測(cè)量排除了從范圍任一端開(kāi)始的200個(gè)代碼(約15 mV)。這是因?yàn)椋壍杰壿敵黾?jí)在該區(qū)間內(nèi)會(huì)變?yōu)榉蔷€(xiàn)性，如指南MT-035所述。 圖4. 采用具有傳統(tǒng)軌到軌輸入級(jí)的運(yùn)算放大器緩沖器時(shí)的DAC非線(xiàn)性誤差? 圖4顯示了采用具有傳統(tǒng)軌到軌輸入級(jí)的運(yùn)算放大器所引起的非線(xiàn)性誤差。注意，當(dāng)共模電壓與+5 V電源軌相差大約1.7 V時(shí)，出現(xiàn)大約4 LSB的峰值誤差。 電路板布局考量 應(yīng)當(dāng)精心考慮電路板上的電源和接地回路布局。印刷電路板應(yīng)將模擬部分與數(shù)字部分分離。如果該電路所在系統(tǒng)有多個(gè)器件要求模擬地至數(shù)字地連接，則只能在一個(gè)點(diǎn)上進(jìn)行連接。所有器件的電源都應(yīng)通過(guò)至少0.1uF的電容旁路。這些旁路電容應(yīng)盡可能靠近器件，電容最好正對(duì)著器件。所選0.1 ?F電容應(yīng)當(dāng)具有低有效串聯(lián)電阻(ESR)和低有效串聯(lián)電感(ESL)，例如陶瓷型電容。0.1?F電容為瞬變電流提供低阻抗接地路徑。電源走線(xiàn)應(yīng)盡可能寬，以提供低阻抗供電路徑。為實(shí)現(xiàn)最佳性能，必須采用適當(dāng)?shù)牟季帧⒔拥睾腿ヱ罴夹g(shù)(請(qǐng)參考 指南MT-031，——“實(shí)現(xiàn)數(shù)據(jù)轉(zhuǎn)換器的接地并解開(kāi)AGND和DGND的謎團(tuán)”以及 指南MT-101——“去耦技術(shù)”) CN0348 16位、單電源、緩沖電壓輸出模數(shù)轉(zhuǎn)換器，具有低于±1 LSB的積分非線(xiàn)性和差分非線(xiàn)性 CN0348 | circuit note and reference circuit info 16位、單電源、緩沖電壓輸出模數(shù)轉(zhuǎn)換器，具有低于±1 LSB的積分非線(xiàn)性和差分非線(xiàn)性 | Analog Devices 圖1所示電路是一款完整的單電源16位緩沖電壓輸出DAC，它利用一個(gè)CMOS DAC和一個(gè)無(wú)交越失真的創(chuàng)新放大器將積分和微分非線(xiàn)性誤差保持在±1 LSB。 大多數(shù)軌到軌運(yùn)算放大器都有交越非線(xiàn)性誤差，其在16位系統(tǒng)中可能高達(dá)4到5個(gè)LSB，而本電路消除了這一誤差。 這款業(yè)界領(lǐng)先的解決方案非常適合需要緊湊型、單電源、低成本、高線(xiàn)性度16位緩沖電壓源的工業(yè)過(guò)程控制和儀器儀表應(yīng)用。 采用6 V單電源供電時(shí)，三個(gè)有源器件的總功耗典型值小于25 mW。 圖1. ±1 LSB線(xiàn)性16位緩沖電壓輸出DAC(原理示意圖，未顯示去耦和所有連接) ? CN0348 The circuit in Figure 1 is a complete single-supply,16-bit buffered voltage output DAC that maintains ±1 LSB integral and differential nonlineari

• 16位精密DAC
• 低功耗：<25mW
• 單電源
• INL和DNL：低于+/-1LSB

(analog)